紫光同创FPGA核心板PG2L50H——盘古50Pro核心板

最新推荐文章于 2025-02-16 00:02:22 发布
最新推荐文章于 2025-02-16 00:02:22 发布
阅读量1.7k 收藏 3
点赞数
分类专栏： 小眼睛FPGA盘古开发板开箱测评 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/MYMINIEYE/article/details/132058117
版权
本文介绍了盘古50Pro核心板，基于紫光同创Logos2系列的高性能FPGA，拥有高带宽和大存储容量，适用于多种应用。它配备丰富的接口和适应性强的设计，适合二次开发。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处

盘古50Pro核心板是一款基于紫光同创Logos2系列PG2L50H-FBG484主控芯片的全新国产FPGA核心板，相较于第一代盘古50K器件全新升级，具有高数据带宽、高存储容量的特点，适用于视频图像处理、高速数据采集、工业控制等多元应用场景。

 

关于盘古50Pro核心板：

1.产品概述：

盘古50Pro核心板是一款基于紫光同创Logos2系列PG2L50H-FBG484主控芯片的全新国产高性能FPGA核心板，具有高数据带宽、高存储容量的特点，适用于视频图像处理、高速数据采集、工业控制等多元应用场景。

盘古50Pro核心板挂载2片MICRON公司MT41K256M16TW-107:P的DDR3芯片，DDR3总容量8Gbit，组合数据总线宽度为32bit，最高速率支持1066Mbps，完全满足高带宽的数据处理需求。

盘古50Pro核心板电源采用艾诺DCDC、南京微盟LDO方案， QSPI FLASH采用winbond的W25Q128芯片，容量128Mb，用于存储FPGA启动文件。

盘古50Pro核心板尺寸仅为50*58mm，扩展接口丰富，8个1.5V电平标准的普通IO口，1对ADC接口，1组JTAG接口，4对HSST高速RX/TX差分信号和1 对HSST高速接口的参考输入时钟，完全满足需要大量IO的用户；FPGA芯片到接口之间走线做等长和差分处理，非常适合二次开发。

2.系统描述

系统资源丰富，可以充分满足高速数据的缓存处理需求

 海量的外围接口，可以充分满足多方位开发需求

盘古50pro核心板背面

共有4个80pin高速扩展口J2/J3/J4/J5

pin间距0.5mm

FPGA的IO通过3个扩展口

与底板连接实现高速数据通信

 

FPGA型号为PG2L50H-6IFBG484，属于紫光同创logos2系列产品，速度等级为6，温度范围：工业级（-40~100℃），FBG封装，管脚数目484。

紫光同创Logos 系列FPGA 产品型号的编号内容及意义如下：

图片

PG2L50H-FBG484的主要参数如下：

图片

 

3.电源接口

PG2L50H核心板供电电压为VCCIN，输入电压为5V，需通过板对板连接器供电，连接底板时通过底板供电。板上的电源设计示意图如下图所示:

系统的电源网络如下图：

 各个电源的功能作用如下表:图片

 

图片

 

图片

图片

图片

图片 

我们将不定期更新FPGA学习资料和资讯

 

 

 

 

 

【紫光同创盘古PGX-Nano开发板教程】静态数码管显示实验例程
MYMINIEYE的博客
04-29 774
能并行显示四位数的数码管称为四位数码管。PGX-Nano开发板为数码管的位选信号配置了驱动2N5401，其中当输入给2N5401低电平时，2N5401会输出高电平，而2N5401输入端与FPGA相连，2N5401的输出与数码管位选信号相连，因此FPGA输出低电平时，对应数码管位选信号有效。共阳极数码管上每组8段发光二极管阳极连接在一起，阳极由位选信号控制，阴极由段选信号控制，当提供位选信号高电平，段选信号低电平时，发光二极管被点亮。段选：段选由8根led灯组成，分别为a，b，c，d，e，f，g，dp；
【紫光同创FPGA开发板】盘古50Pro开发板，紫光同创PG2L50H，器件全面升级，功耗更低
MYMINIEYE的博客
07-10 1042
核心板尺寸仅为 50*58mm，扩展144 个电平标准为3.3V普通IO 口，8个1.5V电平标准的普通IO 口，1对ADC接口，1组JTAG 接口，4对HSST高速RX/TX差分信号和1对HSST高速接口的参考输入时钟，完全满足需要大量IO的用户，芯片到接口之间走线做等长和差分处理，适合二次开发。近几年，随着国家战略支持和产业发展，国产FPGA迎来迅猛发展。盘古50Pro核心板使用2片DDR3芯片，总容量8Gbit，组合数据总线宽度32bit，最高速率支持1066Mbps，完全满足高带宽的数据处理需求。
【重磅新品】小眼睛科技推出紫光同创盘古系列FPGA开发板套件，盘古200K开发板，紫光同创PG2L200H，Logos2系列
MYMINIEYE的博客
12-29 1552
紫光同创Logos2系列采用先进成熟工艺，提供丰富的片上资源和高性能接口，支持Serdes\PCle\Gen2\DDR3等特性，相较于第一代Logos，性能提升50%，功耗降低40%，适用于大批量、低功耗、高性能的应用需求，在通信、视频图像处理、工业控制、医疗、消费电子等领域应该广泛。盘古200K核心板是基于紫光同创Logos2系列(PG2L200H-FBB484)开发的全新国产高性能核心板，具有高数据带宽、高存储容量的特点，适用于视频图像处理、高速数据采集、工业控制等多元应用场景。
国产FPGA开发板选择
cjie221的博客
02-16 3083
选择合适的FPGA开发板是学习和开发FPGA的关键步骤，本文罗列了一些淘宝上的FPGA开发板店铺。希望读者能根据自身需求和预算，选择到合适的FPGA开发板，提升学习和开发效率。
FPGA的内核电源
weixin_41230430的博客
10-02 921
FPGA的内核电源（VCCINT）是其电源系统中的一个关键组成部分，负责为FPGA内部的逻辑门和触发器提供电压。
紫光FPGA基本使用
wangzhihao321的博客
06-18 1637
4）接下去我们来编写led_test.v的程序,这里我们定义了一个32位的寄存器timer, 用于循环计数0~199_999_999(4秒钟), 当计数到49_999_999(1秒）的时候，熄灭第一个LED灯；注意：在定义寄存器时，如果寄存器在always块里使用必须定义为reg类型，如果仅是用于连线或是直接赋值需定义为wire类型，输入信号的类型不能定义为reg型，不管是reg类型信号还是wire类型的信号，定义的寄存器宽度必须满足使用时的需要，但必须稍大于或等于需要使用的位宽。，设置好后单击OK。
国产FPGA(PGL50G6FBG484)使用AXI总线协议配置DDR3
Adam_FS的博客
12-27 825
首先要配置几个参数，如下图所示，行列地址宽度需要自行配置，然后下面两个就是DM与DQS的宽度，这两个就决定你一次突发需要传输多少位数据和突发传输数据一次需要传多少个。首先我是要将AD7606读取的数据放在DDR3中存储，然后再通过HDMI将AD7607采集的数据通过HDMI输出到显示屏上，FPGA内部RAM没法存储AD7606采集的一帧数据，所以我就将采集的数据放在DDR3中，以便后面显示。下图位AXI总线写的一个模块，上文中说过一次突发八个，每次突发64位数据。图1 顶层模块所使用的参数。
【紫光同创国产FPGA教程】【PGL50H第二章】键控流水灯实验例程
MYMINIEYE的博客
07-06 542
PGL50H 和 DDR3 之间的数据交互时钟频率最高到 400MHz，2 颗 DDR3 的数据位宽为 32bit，总数据带宽最高 25600（800×32）Mbps，充分满足高速多路数据存储的需求。前后抖动时间约为 5～10ms，取按键抖动区间开始标识，持续 10-20ms 后标识归零，在抖 动区间内输出保持，非消抖区间，按键状态输出。统计按键按下次数，由于流水灯模式是 3 种，计数统计范围是 0～2 循环，将计数结果传递给 LED 控制模块；（2）按键触发计数器（计数值输出）改变继而调整流水灯的状态；
国产FPGA紫光同创PGL25GMBG324原理图元器件封装
08-19
单个器件 仅原理图封装 使用需核对引脚
【紫光同创盘古PGX-Nano开发板教程】序列检测器实验例程
MYMINIEYE的博客
05-11 505
3、S2为序列检测开始和序列检测结束按键，初次按下S2，开始检测，此时LED2也会被点亮，显示当前状态，再按一下停止检测，LED2熄灭；由拨码开关提供待检测序列，接收按键控制模块传递过来的特定序列与检测使能信号控制与待检测序列进行比较；2、S1-S0按键作为特定信号输入序列，按键按下后对应的LED灯会亮起，表示对应位为1，再按一下会熄灭，表示对应位为0；4、按下轻触按键S2，退出检测，查看数码管显示的统计结果，重新执行前面三个步骤；左侧数码管显示的结果为LED[1:0]在SW[7:4]中出现的次数；
【紫光同创盘古PGX-Nano开发板教程】SRAM 读写实验例程
MYMINIEYE的博客
06-14 1313
本原创教程由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com) 适用于板卡型号：紫光同创PG2L50H_MBG324开发平台（盘古PGX-Nano）一：盘古盘古PGX-Nano开发板简介PGX-Nano 是一套以紫光同创 FPGA 为核心的开发板，选用紫光同创 logos2 系列 28nm 工艺的 FPGA（PG2L50H_MBG324）。集成下载器芯片，极大的便利 了用户的使用。 板卡搭载一颗容量为 2MB 的 SRAM 用于数据缓存，DAC 芯
PG2L100H-6IFBG484与竞品的差异化分析报告
01-02
PG2L100H-6IFBG484与竞品的差异化分析报告
比赛用板-PGL22G板卡资料.rar
11-25
使用紫光平台，黑金板卡实现功能，绝对超值划得来，试验全部说明以及解释算法等基础实践部分，划得来啊啊啊啊啊啊啊！！！！
2PGL系列双齿辊破碎机的应用
05-13
赵固二矿选煤厂原设计生产能力为1.8 Mt/a,服务年限55.5年,采用"跳汰分选+粗煤泥干扰床分选机(TBS)分选+煤泥浮选"联合洗选工艺。原煤破碎一直是选煤厂一个极其重要的生产环节,直接关系到选煤厂的各项生产技术指标和经济效益。随着煤炭市场不断调整商品煤粒度结构,为适
【紫光同创盘古PGX-Nano开发板教程】数码管动态显示实验例程
MYMINIEYE的博客
04-30 1141
按键S2控制左侧起第三个数码管，按一下数字加1，从0到9；PGX-Nano开发板为数码管的位选信号配置了驱动2N5401，其中当输入给2N5401低电平时，2N5401会输出高电平，而2N5401输入端与FPGA相连，2N5401的输出与数码管位选信号相连，因此FPGA输出低电平时，对应数码管位选信号有效。在设计数码管动态显示时，对于人眼观测来说，频率越高越好，但是数码管中的LED灯珠点亮对于高电平（关注发光响应时间）是有要求的，故而不是越高越好，取一个适当的刷新频率即可，实验中我们取刷新率为10KHz。
【紫光同创盘古PGX-Nano开发板教程】模拟波形实验例程说明
MYMINIEYE的博客
06-19 776
DAC芯片将数字信号转换为模拟信号，内部包含了一个PMOD电流源阵列，最大可产生20mA电流，芯片输出两路信号，DAC电流输出IOUTA、互补DAC电流输出IOUTB，信号转换的计算方式如下，具体内容请参考MS9708数据手册。测试显示第二级放大电路输出电压控制在-4.7V~+4.7V范围内，输出波形不失真。第一级负运算放大器主要将输出电流信号进行减法运算，并且转换为电压信号，输出电压幅值范围：-1v~+1v。1、RSET为图中R19，REFIO接地，故使用的是内部1.2V基准，VREFIO为1.2V。
【紫光同创国产FPGA教程】【PGC1/2KG第四章】数码管动态显示实验例程
MYMINIEYE的博客
08-08 456
四个数码管显示不同的数字，按键 K1 控制第一个数码管，按一下数字加1，从0到9，按键 K2 控制第二个数码管，按一下数字加 1，从 0 到 9，按键 K3 控制第三个数码管，按键 K4 控制第四个数码管。数码管显示出 0～9，代码如下，通过传递要显示的数值给到 key 上，可显示对应数值，sel 选择对应的数码管，如需 4 个如果要显示同样的字符，仅需将 dig 的 4 位全部置 1，需要做好对应编码；段选：段选由 8 根 led 灯组成，分别为 a，b，c，d，e，f，g，dp；
【紫光同创盘古PGX-Nano开发板教程】LED灯闪烁实验例程
MYMINIEYE的博客
04-19 1268
当计数器计数到25'd24_999_999时，计数过程包含了从0～26'd2499_9999的时钟周期，故而总时长时25’d25_000_000×������������；复位设计是低电平有效，PGX-Nano开发板提供了5个用户按键（PB0～PB4），按键低电平有效，但按键按下时，IO上的输入电压为低；在module之前添加文件头，文件头中包含信息有：公司，作者，时间，设计名，工程名，模块名，目标器件，EDA工具(版本)，模块描述，版本描述（修改描述）等信息；通常的时，分，秒的计时进位大家应该不陌生；
【紫光同创国产FPGA教程】【PGL50H第六章】DDR3 读写实验例程
MYMINIEYE的博客
07-13 1804
PGL50H 和 DDR3 之间的数据交互时钟频率最高到 400MHz，2 颗 DDR3 的数据位宽为 32bit，总数据带宽最高 25600（800×32）Mbps，充分满足高速多路数据存储的需求。注：例程位置：2_Demo\07_ddr3_test\ipcore\ddr3_test\pnr 下载程序，可以看到 LED1 常亮，LED2 常灭， LED3 闪烁，LED4 常亮；（1）DDR3 IP 文件：6_IP_setup_packet\DDR3\ipsxb_hmic_s_v1_4。
紫光同创PDS固化程序
最新发布
03-26
### 关于紫光同创 PDS 固化程序的相关说明 #### 1. 固化程序的功能概述 在使用紫光同创 PDS 进行 FPGA 开发的过程中，固化程序的主要作用是将编译完成后的比特流文件存储到 SPI FLASH 中。这样可以确保设备断电重启后能够自动加载配置文件并运行指定逻辑[^1]。 #### 2. 固化操作的具体步骤 以下是基于紫光同创 PDS 平台进行固化操作的关键环节： - **扫描外置 FLASH** 在执行固化之前，需确认目标板上的 SPI FLASH 是否被正确识别。具体方法为，在 PDS 软件界面中鼠标右键单击 FPGA 图标，随后选择菜单项 `Scan Outer Flash` 完成芯片检测[^3]。 - **分配管脚与生成 BIT 文件** 利用 PDS 提供的设计工具完成综合、布局布线以及最终的 BIT 文件生成过程。在此阶段，应特别注意按照实际硬件连接情况合理规划 I/O 管脚映射关系。 - **启动固化向导** 打开项目属性对话框，切换至 “Flash Programming” 页面启用相关选项，并指定待写入的目标文件路径。之后即可一键触发整个烧录流程[^4]。 #### 3. 使用教程文档获取途径 对于希望深入了解如何利用紫光同创 PDS 实现自动化构建及固化的开发者而言，官方发布的用户手册是最权威的学习材料之一。这些资料通常涵盖了从安装部署到高级特性的方方面面内容。可以通过访问官网技术支持专区或者联系销售代表索取最新版本的手册链接地址。 另外值得注意的是，由于不同型号之间可能存在细微差异（例如 PGX-Nano 板载特定规格参数），建议同步查阅对应开发套件的产品说明书以便获得更加详尽指导信息[^2]。 ```python # 示例 Python 脚本模拟调用外部命令接口实现简单控制功能 import subprocess def flash_programmer(bitfile_path, device_id): command = f"pds_flash_tool --bit {bitfile_path} --device {device_id}" result = subprocess.run(command.split(), capture_output=True) if result.returncode != 0: raise Exception(f"Failed to program flash: {result.stderr.decode()}") flash_programmer("/path/to/my_design.bit", "PG2L50H_MBG324") ``` 上述代码片段展示了一个简化版的例子来演示可能存在的 API 接口形式，但请注意这并非真实可用的实际函数定义，仅作为概念参考用途。 ---
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值