目录
一、逻辑器件概要
TTL、CMOS、LVTTL、LVCMOS逻辑电平
TTL和CMOS是最常见的逻辑电平，LV_是他们的低电平版本（大概就是low volt）。
（1）TTL与CMOS的特征比较
TTL： 晶体管逻辑，流控器件，输入电阻小，因此速度快，但功耗大；
CMOS：MOS管逻辑，压控器件，输入电阻极大，器件速度较慢，但功耗小；同时由于输入阻抗大，外界微小的干扰也可能导致电平翻转，所以CMOS器件上未使用的引脚要做上下拉处理，不能浮空。
（2）阈值定义逻辑电平：
四个阈值： V_OH, V_OL, V_IH, V_IL 它们作为高低电平的判断标准。
例如，若输出高电平，电平的幅值应该高于V_OH；若输出低电平，应该低于V_OL; 输入同理。
CMOS和TTL阈值示意图：
（3）逻辑器件之间的互连
a、直接互连
不同逻辑电平阈值不同，器件相互间不一定能够直接互连，需要满足以下条件：
1、发送方V_OH大于接收方V_IH，且有一定噪声容限；2、发送方V_OL小于接收方V_IL，且有一定噪声容限。
例如上图中，CMOS即可作为发送方，与接收方TTL连接（4.44>2.0, 0.5<0.8）。同理，相同器件之间毫无疑问可以满足互连条件。
b、间接互连
（1）使用电平转换芯片，例如74ACT16245可支持TTL和COMS电平的转换
（2）使用OC（集电极开路）门或OD（漏极开路）门 ，如图
（3）高逻辑电平驱动低逻辑电平时，可串联50~330Ω电阻实现转换，如图
二、逻辑器件分类
根据工艺不同：
Bipolar（双极型）：TTL属于该种类，特点：速度快、驱动能力强、功耗较大。
CMOS（互补金属氧化物半导体） ：场效应管构成的集成电路，功耗低，集成度高，但驱动能力和速度比Bipolar差。
BICMOS（Bipolar CMOS）：两者结合，以CMOS工艺为主，CMOS充当高集成低功耗的核心部分；以Biopolar电路充当输入/输出接口部分，增加其速度快、驱动能力强的优点。
Biopolar和CMOS许多特性变化相反，例如随着温度降低时，CMOS传输时延减小，Biopolar传输时延增大；随着温度升高，CMOS器件的传输时延增大，Biopolar也增大。
三、逻辑器件相关的案例分析
案例一：逻辑器件驱动能力过强造成信号振铃
问题：某电平为LVTTL的总线采用74LV16245作为信号驱动器，测试中发现振铃过大，最大过冲达到4.3V，超过负载端器件的最大输入电平要求。
解析：LVT系列驱动能力很强，其I_OL和I_OH分别为64mA\-32mA。(输出高电平，流出逻辑器件电流为负——拉电流，输出低电平，流入为正——灌电流)。优点：传输距离远，驱动强；缺点：驱动太强导致接收端振铃。解决：在输出端串联电阻，实现阻抗匹配。（如果每个输出端都增加电阻会大大增加面积，可以选择内部带有电阻的逻辑器件型号）
补充：拉电流和灌电流
案例二：同一型号逻辑器件的差异性导致PHY配制错误
问题：某PHY芯片利用复位信号无效时的上升沿采样数据总线的状态，根据总线信号的逻辑状态来完成上电配置。调试时发现偶尔在PHY上电完成后状态出错。
解析： 设计中，复位信号和数据总线分别经过了不同的74LVT164245驱动，通过多次测量抓取出错时的信号时序，发现复位信号沿采样的数据总线信号状态不正确。原因：74LVT164245的传输时延参数t_pd，其最小值是1ns，最大值是4.1ns。同一型号的器件，传输时延也存在一定差异，对于时序要求高的应用，要尽量采取同样的驱动路径。
结束啦！！
下班下班
2万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
