FPGA基础之HLS

目录

一、HLS基本知识简述

HLS是什么？

1、HLS简介

HLS(High-Level Synthesis)高层综合，就是将 C/C++的功能用 RTL 来实现，将 FPGA 的组件在一个软件环境中来开发，这个模块的功能验证在软件环境中来实现，无缝的将硬件仿真环境集合在一起，使用软件为中心的工具、报告以及优化设计，很容易的在 FPGA 传统的设计工具中生成 IP。
传统的 FPGA 开发，首先写 HDL 代码，然后做行为仿真，最后做综合、时序分析等，最后生成可执行文件下载到 FPGA 使用，开发周期比较漫长。
使用 HLS，用高级语言开发可以提高效率。
因为在软件中调试比硬件快很多，在软件中可以很容易的实现指定的功能，而且做 RTL仿真比软件需要的时间多上千倍。
HLS使用模式

2、Intel HLS的编译器

借助 HLS 编译器，将高级语言开发的模块生成一个 IP，使用 FPGA 的工具可以合并到一个传统的 FPGA 设计里。

Intel 的 HLS，需要 Quartus prime 开发软件，采用标准的 C/C++开发环境，支持 Modelsim，C++编译器，但是同样的功能比 RTL 代码多占用百分之 10-15%的资源。

HLS工程的编译流程

HLS 编译器的用法以及输出