【Verilog HDL 训练】第 05 天（序列检测）

---

1. dff和latch有什么区别。

---

锁存器是一种对脉冲电平（也就是0或者1）敏感的存储单元电路，而触发器是一种对脉冲边沿（即上升沿或者下降沿）敏感的存储电路。

"触发器" 泛指一类电路结构, 它可以由触发信号 (如: 时钟, 置位, 复位等) 改变输出状态, 并保持这个状态直到下一个或另一个触发信号来到时, 触发信号可以用电平或边沿操作.

"锁存器"是触发器的一种应用类型 。强调的是通过触发信号（如时钟）锁存数据输入位。

锁存器是一种脉冲电平敏感的存储单元。最主要的特点是具有使能性的锁存电平功能，即在使能信号有效时，可以锁住输出信号保持不变，而在使能信号失效时，输出与输入相同，等效于一个输出缓冲器。 

锁存器和触发器的区别

---

2. 什么是同步电路和异步电路。

---

同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。

同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入 x 有无变化，状态表中的每个状态都是稳定的。   

异步时序逻辑电路的特点：电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件，电路中没有统一的时钟，电路状态的改变由外部输入的变化直接引起

---

3. 什么是setup time和