fpga系列 硬件： XC9572XL核心板焊接与编程

已于 2024-06-02 22:21:18 修改
阅读量1.2k 收藏 20
点赞数 40
分类专栏： 硬件和移动端 文章标签： fpga开发
于 2024-05-22 14:42:59 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/ResumeProject/article/details/139117838
版权

1.介绍

  • 从零开始焊接一个FPGA电路板，并实现基础的LED编程。中间踩坑较多（购买器件，比较器件价格，买错买漏器件和等待器件邮寄到，花费时间较多。且中间准备自己焊接JTAG烧录器，但是大概率是晶振焊接有问题，所以当前文章中使用的网上购买的JTAG）。实现的效果如下。
    在这里插入图片描述
    在这里插入图片描述

2.XC9572XL芯片介绍

2.1 订购信息

在这里插入图片描述

2.2 说明书

3.XC9572XL核心板

3.1 开源电路

在这里插入图片描述

4.核心板编程

4.1 开发环境

4.2 编程

  • file->new project->输入名称"led"->下一步到设置界面：

在这里插入图片描述

  • NEXT 后输出总结信息：
Project:
    Project Name: led
    Project Path: C:\Users\auditor\Desktop\GOOD_PROJECT\led
    Working Directory: C:\Users\auditor\Desktop\GOOD_PROJECT\led
    Description: 
    Top Level Source Type: HDL

Device:
    Device Family: XC9500XL CPLDs
    Device:        xc9572xl
    Package:       PC44
    Speed:         -5

    Top-Level Source Type: HDL
    Synthesis Tool: XST (VHDL/Verilog)
    Simulator: ISim (VHDL/Verilog)
    Preferred Language: Verilog
    Property Specification in Project File: Store all values
    Manual Compile Order: false
    VHDL Source Analysis Standard: VHDL-93

    Message Filtering: disabled
  • 新建源文件-》选择verlog module并输入名称-》然后next到finish

在这里插入图片描述

  • 编写代码
module led1(
input wire key1,
input wire key2,
output wire led,
);
	assign out = key1&key2;
endmodule
  • 点击"implement Design",然后点击“View RTL Schematic”查看电路

在这里插入图片描述

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

4.3 引脚配置

在这里插入图片描述

// 这里的pin序号是乱写的，后边“效果”部分会进行修改
net "key1" loc = p1;
net "key2" loc = p2;
net "led" loc = p3;

在这里插入图片描述

4.4 引脚配置方式二

在这里插入图片描述
在这里插入图片描述

5.仿真

在这里插入图片描述

在这里插入图片描述

`timescale 1ns / 1ps


// Company: 
// Engineer:
//
// Create Date:   12:24:47 05/20/2024
// Design Name:   led1
// Module Name:   C:/Users/auditor/Desktop/GOOD_PROJECT/led/led_tb.v
// Project Name:  led
// Target Device:  
// Tool versions:  
// Description: 
//
// Verilog Test Fixture created by ISE for module: led1
//
// Dependencies:
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 


module led_tb;

	// Inputs
	reg key1;
	reg key2;

	// Outputs
	wire led;

	// Instantiate the Unit Under Test (UUT)
	led1 uut (
		.key1(key1), 
		.key2(key2), 
		.led(led)
	);

	initial begin
		// Initialize Inputs
		key1 = 0;
		key2 = 0;

		// Wait 100 ns for global reset to finish
		#100;
		
		key1 = 1;
		key2 = 0;
		#100;
		key1 = 0;
		key2 = 1;
		#100;
		key1 = 1;
		key2 = 1;
		#100;
        
		// Add stimulus here

	end
      
endmodule

在这里插入图片描述

  • 参考 ise Simulator:861 - Failed to link the design
  • 找到“安装目录\Xilinx\14.x\ISE_DS\ISE\gnu\MinGW\5.0.0\nt\libexec\gcc\mingw32\3.4.2\collect2.exe”并将其删除，重新运行仿真器，问题得到解决！！

5.1 仿真结果

在这里插入图片描述

6.Platform Cable USB接线

在这里插入图片描述
在这里插入图片描述

7.烧录

在这里插入图片描述

  • 在iMPACT软件中双击Boundary Scan
    在这里插入图片描述

  • 空白处右键，并点击Initialize Chain初始化下载链路
    在这里插入图片描述

  • 打开jed文件
    在这里插入图片描述
    在这里插入图片描述

  • output -> cable reset
    在这里插入图片描述

  • 右键编程

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

8.效果一

在这里插入图片描述

对应于上边代码的pin配置

在这里插入图片描述

9.效果二

在这里插入图片描述

代码

module blink_led(
    input clk,      // 输入时钟信号
    input rst,      // 复位信号
    output reg led  // 输出LED控制信号
);

    reg [23:0] counter;  // 24位计数器

    always @(posedge clk or posedge rst) begin
        if (rst) begin
            counter <= 0;
            led <= 0;
        end else begin
            counter <= counter + 1;
            if (counter == 4_000_000) begin // 假设时钟频率为24MHz，1秒计数达到24000000
                counter <= 0;
                led <= ~led; // 切换LED状态
            end
        end
    end

endmodule

pin配置

在这里插入图片描述

10.开发过程踩坑记录

买错了元器件

元件类型封装数量------
93LC56BT-I/OT存储器ICSOT23-61
4MHZ OSC振荡器SMD 4P1
C4201WVA插件接口2*7pin1
FT2232HL1
XC9572XL-7VQG44CCPLDQFP441
10miuf电容08051
1k电阻08051
22pf电容06031
104电容06031
104电容08051
105电容08051
R1R2电阻06031
12k 1％电阻06031
51电阻08051
3.9k电阻08051
4.7k电阻06031
4.7k电阻08051
10k电阻06031
2k2电阻06031
5k1电阻06031
Red LEDLED08051
Type C连接器2P1
3.3 LDO稳压器1
LL4148二极管SOD-801
12MHZ OSC振荡器SMD 4P1怎么测量晶振的好坏
USBLC6 4SC6Y保护装置SOT-23-6L1
74LVC1T45W6-76
AO3400A场效应管SOT1
PESD5V0S1BA,115二极管SOD-3237ESD(ectro-Static discharge,“静电释放”）的保护
FSMD010-24-0805-R保险丝12061
74HC14D逻辑芯片SOP141
MF-NSMF075-2保险丝12061

https://www.aiema.com/part/datasheet/xc957210pcg44c-fn142624866

连错线 ise impact boundary scan identify success 后没有芯片

在这里插入图片描述

FakeOccupational
关注
  • 40
    点赞
  • 踩
  • 20
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
ISE-开发实验讲义.pdf
06-21
实验 1： Xilinx ISE 工具流程实验 实验 2： Architecture Wizard 与引脚分配实验 实验 3： 全局时序约束实验 实验 4： 综合技术实验 实验 5： IP 核生成器系统实验 实验 6： Chipscope 调试实验
[Xilinx FPGA] #2 Xilinx ISE Help Notes #1 -1.8.2019
Zenor_one的博客
01-08 1124
若仅希望查看工程建立的过程，可参看本人另一笔记 1.ISE Software Overview 1.1.ISE Design Suite ISE设计环境 1.ISE Design Suite: Logic Edition 逻辑版 XST (Xilinx Synthesis Technology, Xilinx自带的综合工具)、ISim (仿真工具)、PlanAhead (引脚规划工具...
Maven配置中可使用预定义变量
沙漠绿树
11-26 403
Intro Because I couldn't find a clear overview of which properties are availabe in maven2 I started this page. It is a collection of things found in the offcial maven documentation and postings t...
ZYNQ系列FPGA XC7Z020核心板altium设计硬件原理图PCB+AD集成封装库文件.zip
03-19
ZYNQ系列FPGA XC7Z020核心板altium设计硬件原理图文+AD集成封装库文件，14层板设计，大小为38x38mm，Altium Designer 设计的工程文件，包括完整的原理图及PCB文件，可以用Altium(AD)软件打开或修改，可作为你产品...
赛灵思 zynq xc7020 核心板PCB
06-29
赛灵思 zynq xc7020 核心板PCB 38mmx38mm 14层板 PADS9.5格式
FPGA与PCB板焊接连接失效分析
10-22
大多数的电子系统中，包括很多商用和国防领域都在使用FPGA，并且多数FPGA使用的是BGA封装形式。 　BGA一出现便成为CPU、南北桥等VLSI芯片的高密度、高性能、多功能及高I/O引脚封装的最佳选择。其特点有： 　1.I/O...
Xilinx FPGA SPARTAN6 XC6SLX9+SDRAM (核心板+扩展开发底板）硬件原理图PDF版.zip
05-18
Xilinx FPGA SPARTAN6 XC6SLX9+SDRAM (核心板+扩展开发底板）硬件原理图PDF版，可供学习及设计参考。
ZYNQ XC7Z020核心板原理图
12-01
ZYNQ XC7Z020核心板原理图设计指南 本文档旨在为ZYNQ XC7Z020核心板原理图提供详细的设计指南，涵盖了核心板的电路设计、组件选择、PCB布局、信号完整性等方面。 一、电路设计 ZYNQ XC7Z020核心板原理图的电路...
vivado SLR
cckkppll的博客
06-19 754
vivado SLR
(54)MOS管专题---＞(09)MOS管P沟道MOS管
2401_84405631的博客
06-16 65
（a）在IC设计中，设计师使用电路设计工具（如EDA软件）来设计和模拟各种电路，例如逻辑电路、模拟电路、数字信号处理电路等。然后，根据设计电路的规格要求，进行布局设计和布线，确定各个电路元件的位置和连线方式。最后，进行物理设计，考虑电磁兼容性、功耗优化、时序等问题，并生成芯片制造所需的掩膜信息。（b）IC设计是芯片设计的核心部分，它涉及到电路设计、布局设计、物理设计等多个层面，旨在将各种功能电路集成到一个小尺寸的芯片中，以实现高度集成、高性能和低功耗的目标。
军用FPGA软件 Verilog语言的编码准测之触发器、锁存器
qq_34895681的博客
06-18 446
标准准则分为强制准则和建议准则，强制准则在Verilog编程中应该遵循，建议准则在Verilog编程中可参考执行。本次分享 触发器、锁存器 的国军标verilog语言标准准则。EDA工具：ISE、Vivado、Quartus II。语言 ：Verilg HDL。注：如不能连接到数据端口或者复位端口等。注：基本逻辑门包括与门、非门和或门等。
(53)MOS管专题---＞(08)MOS管N沟道MOS管
2401_84405631的博客
06-16 74
（a）在IC设计中，设计师使用电路设计工具（如EDA软件）来设计和模拟各种电路，例如逻辑电路、模拟电路、数字信号处理电路等。然后，根据设计电路的规格要求，进行布局设计和布线，确定各个电路元件的位置和连线方式。最后，进行物理设计，考虑电磁兼容性、功耗优化、时序等问题，并生成芯片制造所需的掩膜信息。（b）IC设计是芯片设计的核心部分，它涉及到电路设计、布局设计、物理设计等多个层面，旨在将各种功能电路集成到一个小尺寸的芯片中，以实现高度集成、高性能和低功耗的目标。
Verilog基本知识点总结
2301_76563419的博客
06-16 370
学习记录#
FPGA国内”薪“赛道-在医疗领域的应用
OpenFPGA的博客
06-17 848
mian免ze责sheng声ming明 以下观点仅代表个人观点，不代表任何公司或者行业 从下游应用市场来看，通信和工业市场份额位居FPGA芯片一二位，同时通信市场份额有望持续提升。但是目前通信和工业市场趋于稳定，FPGA厂商一直推AI市场，但是AI市场目前被ASIC和显卡牢牢占据，FPGA被市场上认可度也不高。几年前FPGA在国外医疗行业就已经发展的很好了，根据赛灵思透露，医疗领域...
(60)MOS管专题---＞(15)MOS场效应管
2401_84405631的博客
06-16 178
（a）在IC设计中，设计师使用电路设计工具（如EDA软件）来设计和模拟各种电路，例如逻辑电路、模拟电路、数字信号处理电路等。然后，根据设计电路的规格要求，进行布局设计和布线，确定各个电路元件的位置和连线方式。最后，进行物理设计，考虑电磁兼容性、功耗优化、时序等问题，并生成芯片制造所需的掩膜信息。（b）IC设计是芯片设计的核心部分，它涉及到电路设计、布局设计、物理设计等多个层面，旨在将各种功能电路集成到一个小尺寸的芯片中，以实现高度集成、高性能和低功耗的目标。
FPGA NET
cckkppll的博客
06-16 924
FPGA NET
时序设计中的“打拍”
最新发布
AliceWu1998的博客
06-22 210
rtl设计中的“打拍”
Xilinx FPGA开发板Spartan6 XC6SLX16 XC6SLX25核心板最小系统板
05-10
Xilinx FPGA开发板Spartan6 XC6SLX16和XC6SLX25核心板最小系统板是一种基于Xilinx Spartan-6系列FPGA的开发板，可用于数字信号处理、计算机视觉、通信等领域的应用开发。该开发板提供了完整的硬件支持，包括FPGA核心板、时钟电路、存储器、接口电路等。 其中，XC6SLX16和XC6SLX25是两种不同型号的FPGA芯片，具有不同的资源和性能特点。XC6SLX16核心板最小系统板适用于一些小型和简单的应用开发，而XC6SLX25核心板最小系统板则适用于需要更高性能和更大容量的应用开发。 这些开发板可通过JTAG接口进行编程和调试，支持Xilinx的Vivado开发环境和ISE软件工具。同时，它们还具有多种外设接口，包括USB、以太网、SD卡、HDMI等，可方便地与其他设备进行通信和数据传输。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值