电力电子技术学习笔记（十一）：功率场效应晶体管

3.4 功率场效应晶体管

3.4.1 基本结构与工作原理

MOSFET--Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管。

结型：外加电场控制场效应晶体管栅-源之间 PN 结耗尽区的宽度来控制沟道电导

绝缘栅型：栅-源之间是用硅氧化物介质将金属电极和半导体隔离，利用外加电场控制半导体中感应电荷量的变化控制沟道电导

耗尽型：当栅极电压为零时漏源极之间就存在导电沟道。

增强型：对于N(P)沟道器件，栅极电压大于（小于）零时才存在导电沟道。

沟道性质：按导电沟道性质可分为P沟道和N沟道，功率场效应晶体管主要是N沟道增强型。

场效应晶体管的结构和原理

通常在制造时，将P 型衬底和源极S 短接。

栅极金属极板与 P 型半导体衬底之间由二氧化硅绝缘层隔离，相当于一个电容。

UGS=0时，在漏-源之间加上正或负电压，由于漏-源之间是 N-P-N 结构，总有一个 PN 结处于反向阻断，不可能产生电流。

在 G-S 之间加正电压 UGS，栅极极板上存储正电荷，产生的电场将 P 型半导体中的多子--空穴推开远离栅极，将少子--电子吸引到栅极下的 P 型半导体表面上。

当UGS大于UT（开启电压）时， 栅极下P 型半导体表面的自由电子浓度超过空穴浓度，使 P 型半导体反型为 N 型半导体。

漏极和源极被反型层连通，形成导电沟道。

功率MOSFET的结构和原理

（1）VMOSFET

场效应晶体管三个电极在一个平面上，沟道不能做的很短， 沟道电阻大。

导电沟道是由表面感应电荷形成的，沟道电流是表面电流，载流能力差。

VMOSFET：

I. 精确控制沟道长度，使沟道电阻减少。

II. 采用低掺杂的 N– 漂移区（外延层），提高了漏-源击穿电压。

III. 沟道面积比平面结构大而短，提高了载流能力。

（2）CoolMOS

在 VMOSFET 结构中，高击穿电压和低导通电阻很难兼得。

CoolMOS：

I. 超结全称为超级 PN 结，超结器件结构的核心在于漂移区中交替的 P/N 层结构。

II. 提高了漂移区的掺杂浓度，大大降低了导通电阻，同时不改变器件的击穿电压值。

III. 具有高开关速度。

功率MOSFET的寄生参数（考虑结电容和寄生二极管）

3.4.2 MOSFET的稳态特性

输出特性：

可变电阻区 uDS<UGS-UT

在可变电阻区，相当于一个电阻，此电阻随 UGS的增大而减小。MOSFET 导通时即工作在这个区域。

截止区 UGS

在截止区，漏极电流 iD 为零。

击穿区

当 uDS加大到一定 数值以后，漏极附近 PN 结发生击穿，漏电流迅速增大，曲线上翘，进入击穿区。

饱和区uDS>UGS-UT

在饱和区，漏极电流近似为一个常数。

转移特性：

3.4.3 MOSFET的动态特性

[t0,t1]

在 t0时刻，udri变为高电平，并通过 Rg为 CGS充电，栅源极电压 uGS呈指数曲线上升。

由于 uGS小于开启电压 UT，MOSFET 尚未开通。

[t1,t2]

在 t1时刻，uGS上升到 UT，MOSFET 的导电沟道形成，产生漏极电流 iD。

在 iD尚未达到电感电流 iL的过程中，DFW 维持导通，漏源极电压 uDS基本保持不变，uGS继续呈指数曲线上升。

[t2,t3]

t2时刻，iD 与 iL相等，DFW 关断，uDS开始下降。

由于 uDS下降速度快，因此驱动电流中的大部分先为 CGD放电，进而再为 CGD反向充电 。

CGS 所在支路电流很小，可近似忽略，因此 uGS 基 本保持不变，呈现一段平台波形，称为密勒平台。

[t3,t4]

t3 时刻，uDS 下降到零，MOSFET 完全导通，由于 uDS 不再变化，因此 CGD 所在支路电流很小。

驱动电流中的大部分继续为 CGS充电，直至 t4 时刻 uGS达到稳态值。

3.4.4 MOSFET的主要参数

导通电阻 RDS(on)

导通电阻的大小决定器件的导通损耗。具有正温度系数，有利于并联均流。

开启电压 UT

MOSFET开通时的栅-源电压值。

漏-源击穿电压 U(BR)DS

MOSFET 的最高工作电压。按电路中 MOSFET 电压应力的 1.5 倍选取。

栅-源击穿电压 U(BR)GS

栅极和源极之间绝缘层的击穿电压，一般在栅源极间并联电阻实现静电泄放。

最大允许漏极电流 IDM

按MOSFET 电流应力的 1.5 倍选取。

最大允许功率损耗 PDM

最高结温不超过晶体管的最高允许结温 时的允许功耗值。