信号完整性的常见术语概念（面试常用）

最新推荐文章于 2024-07-24 19:30:00 发布
最新推荐文章于 2024-07-24 19:30:00 发布
阅读量714 收藏 7
点赞数 5
分类专栏： 硬件设计（低速、模拟） 文章标签： 硬件工程
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/YYKand/article/details/137670945
版权

目录

术语

概念一览

1．信号完整性（Signal Integrity）

2．传输线（Transmission Line）

3．特性阻抗（Characteristic Impedance）

4．反射（Reflection）

5．串扰（Crosstalk）

6．过冲（Overshoot）

7．下冲（Undershoot）

8．电路延迟

9．边沿时间

10．占空比偏斜

11．输出到输出偏斜

12．器件到器件偏斜

13．动态偏斜

术语

概念一览

1．信号完整性（Signal Integrity）

        信号完整性是指信号在信号线上的质量。信号具有良好的信号完整性是指当在需要的时候具有所必需达到的电压电平数值。

2．传输线（Transmission Line）

        传输线是一个网络（导线），并且它的电流返回到地或电源。

3．特性阻抗（Characteristic Impedance）

        组成信号传输回路的两个导体之间存在分布电感和分布电容，当信号沿该导体传输时， 信号的跃变电压（V）和跃变电流（ I ）的比值称为特性阻抗（ Z 0 ），即 Z 0 =V/I 。

4．反射（Reflection）

        反射就是在传输线上的回波。信号功率（电压和电流）的一部分传输到线上并达到负载处，但是有一部分被反射了。如果源端与负载端具有相同的阻抗，反射就不会发生。

5．串扰（Crosstalk）

        串扰是两条信号线之间的耦合。信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。

6．过冲（Overshoot）

        过冲就是第一个峰值或谷值超过设定电压。对于上升沿是指最高电压，而对于下降沿是指最低电压。过分的过冲能够引起保护二极管工作，导致过早地失效。

7．下冲（Undershoot）

        下冲是指下一个谷值或峰值。过分的下冲能够引起假的时钟或数据错误（误操作）。

8．电路延迟

指信号在器件内传输所需的时间（ T pd ） 。例如， TTL 的电路延迟在 3 ~ 20nS 范围。

9．边沿时间

        器件输出状态从逻辑低电平跃变到高电平所需要的时间（信号波形的 10~90% ），通常表示为上升沿（T r ）。器件输出状态从逻辑高电平下降到低电平所需要的时间（信号波形的 90~10% ），通常表示为下降沿（ T f ）。

10．占空比偏斜

        信号传输过程中，从低电平到高电平的转换时间与从高电平到低电平的转换时间之间的差别，称为占空比偏斜。TTL和 CMOS 信号的占空比偏斜问题较为突出，主要是因为其输出的上升沿和下降沿延迟不同。

11．输出到输出偏斜

        同一器件不同输出引脚之间的信号延迟差别，称为输出到输出偏斜。

12．器件到器件偏斜

        由于制造工艺和使用环境的变化，造成的不同器件对应引脚之间的信号延迟差别，称为器件到器件偏斜。通常，器件之间的偏差远大于其他类型的偏斜。

13．动态偏斜

        主要是指由于温度变化、地或电源噪声造成阀值电平随时间漂移，从而产生信号延迟的变化。
淘宝面试常见问题的答案来了，你看了吗？（一面及答案）
mzl_sx的博客
10-15 1561
1、redis sds优缺点、扩容收缩、扩容因子 SDS （简单动态字符串）是什么 其实，SDS 是 Redis 中实现的一种数据结构，主要用来存储字符串。 1、那 SDS 与 C 字符串相比有什么优势呢？ 1.1、常数复杂度获取字符串长度 常规 C 字符串并不记录自身的长度信息，所以为了获取一个 C 字符串的长度，程序必须遍历整个字符串，对遇到的每个字符进行计数，直到遇到代表字符串结尾的空字符为止，这个操作的复杂度为 O(N)。 而 SDS 使用结构体实现，结构体中的 len 属性直接记录
大模型常见面试题
最新发布
sdsasaAAS的博客
08-20 881
大模型常见面试题，助力拿到大厂offer
信号完整性与电源完整性分析_浅谈信号完整性问题产生的原因
weixin_39947908的博客
12-04 1024
1、前言何为信号完整性？信号完整性(Signal Integrity)就是指电路系统中信号的质量，如果在要求的时间内，信号能不失真地从源端传输到接收端，我们就称该信号是完整的。从广义上讲，信号完整性指的是在高速电路设计中由互连线所引起的所有信号问题，包括噪声、串扰、反射、地弹、时序和阻抗等。信号具备信号完整性，是指接收端能够收到符合逻辑电平要求、时序要求和相位要求的信号。在系统互连的设计中，需要研...
信号完整性 SI(Signal Integrity)
alala120的博客
08-16 1万+
 
信号完整性
weixin_46969363的博客
01-29 810
信号完整性是指在电子系统中传输的信号在整个传输过程中能够保持其所期望的形状和波形，以及在接收端被正确解释和识别的程度。它关注的是信号在信号链路（如 PCB、连接器、导线等）上的保持和传播过程中受到的影响，包括信号波形的失真、时序问题、噪声和干扰等。考虑到信号的传输路径、阻抗匹配、信号层与电源层的分离等因素，以降低信号传输中的干扰。使用高质量、合适特性阻抗的传输线，以及质量好的连接器，可以减少信号传输过程中的反射和失真。在长距离信号传输中，使用缓冲器和重驱动器可以提高信号的驱动能力，降低传输线的传输损耗。
Signal Integrity: Crosstalk Delay 和 Crosstalk Noise-1
weixin_50437242的博客
08-27 1031
第二步是delay calculation，这一步里一般会进行两轮，第一轮是对上一步选拔得到的nets 先进行一轮保守的delay 分析，即对每个 aggressor net 使用无限的timing window(或者说不考虑timing window)，这样就是不管实际中的 victim net和aggressor net有没有timing window 的overlap，都认为他们有overlap，这样能保持一定的悲观度。一般影响它的因素有 驱动的大小、耦合电容的大小以及电阻的大小等。
Signal Integrity - Simplified(Eric Bogatin).pdf
01-19
Publisher: Prentice Hall PTR Pub Date: September 15, 2003 ISBN: 0-13-066946-6 Pages: 608 Section 2.7. The Spectrum of an Ideal Square Wave Section 2.8. From the Frequency Domain to the Time Domain Section 2.9. Effect of Bandwidth on Rise Time Section 2.10. Bandwidth and Rise Time Section 2.11. What Does "Significant" Mean? Section 2.12. Bandwidth of Real Signals Section 2.13. Bandwidth and Clock Frequency Section 2.14. Bandwidth of a Measurement Section 2.15. Bandwidth of a Model Section 2.16. Bandwidth of an Interconnect Section 2.17. Bottom Line Chapter 3. Impedance and Electrical Models Section 3.1. Describing Signal-Integrity Solutions in Terms of Impedance Section 3.2. What Is Impedance? Section 3.3. Real vs. Ideal Circuit Elements Section 3.4. Impedance of an Ideal Resistor in the Time Domain Section 3.5. Impedance of an Ideal Capacitor in the Time Domain Section 3.6. Impedance of an Ideal Inductor in the Time Domain Section 3.7. Impedance in the Frequency Domain Section 3.8. Equivalent Electrical Circuit Models Section 3.9. Circuit Theory and SPICE Section 3.10. Introduction to Modeling Section 3.11. The Bottom Line Chapter 4. The Physical Basis of Resistance Section 4.1. Translating Physical Design into Electrical Performance Section 4.2. The Only Good Approximation for the Resistance of Interconnects Section 4.3. Bulk Resistivity Section 4.4. Resistance per Length Section 4.5. Sheet Resistance Section 4.6. The Bottom Line Chapter 5. The Physical Basis of Capacitance Section 5.1. Current Flow in Capacitors Section 5.2. The Capacitance of a Sphere Section 5.3. Parallel Plate Approximation Section 5.4. Dielectric Constant Section 5.5. Power and Ground Planes and Decoupling Capacitance Section 5.6. Capacitance per Length Section 5.7. 2D Field Solvers Section 5.8. Effective Dielectric Constant Section 5.9. The Bottom Line Chapter 6. The Physical Basis of Inductance Section 6.1. What Is Inductance? Section 6.2. Inductance Principle #1: There Are Circular Magnetic-Field Line Loops Around All Currents Section 6.3. Inductance Principle #2: Inductance Is the Number of Webers of Field Line Loops Around a Conductor per Amp of Current Through It Section 6.4. Self-Inductance and Mutual Inductance Section 6.5. Inductance Principle #3: When the Number of Field Line Loops Around a Conductor Changes, There Will Be a Voltage Induced Across the Ends of the Conductor Section 6.6. Partial Inductance Section 6.7. Effective, Total, or Net Inductance and Ground Bounce Section 6.8. Loop Self- and Mutual Inductance Section 6.9. The Power-Distribution System (PDS) and Loop Inductance Section 6.10. Loop Inductance per Square of Planes Section 6.11. Loop Inductance of Planes and Via Contacts Section 6.12. Loop Inductance of Planes with a Field of Clearance Holes Section 6.13. Loop Mutual Inductance Section 6.14. Equivalent Inductance Section 6.15. Summary of Inductance Section 6.16. Current Distributions and Skin Depth Section 6.17. High-Permeability Materials Section 6.18. Eddy Currents Section 6.19. The Bottom Line Chapter 7. The Physical Basis of Transmission Lines Section 7.1. Forget the Word Ground Section 7.2. The Signal Section 7.3. Uniform Transmission Lines Section 7.4. The Speed of Electrons in Copper Section 7.5. The Speed of a Signal in a Transmission Line Section 7.6. Spatial Extent of the Leading Edge Section 7.7. "Be the Signal" Section 7.8. The Instantaneous Impedance of a Transmission Line Section 7.9. Characteristic Impedance and Controlled Impedance Section 7.10. Famous Characteristic Impedances Section 7.11. The Impedance of a Transmission Line Section 7.12. Driving a Transmission Line Section 7.13. Return Paths Section 7.14. When Return Paths Switch Reference Planes Section 7.15. A First-Order Model of a Transmission Line Section 7.16. Calculating Characteristic Impedance with Approximations Section 7.17. Calculating the Characteristic Impedance with a 2D Field Solver Section 7.18. An n-Section Lumped Circuit Model Section 7.19. Frequency Variation of the Characteristic Impedance Section 7.20. The Bottom Line Chapter 8. Transmission Lines and Reflections Section 8.1. Reflections at Impedance Changes Section 8.2. Why Are There Reflections? Section 8.3. Reflections from Resistive Loads Section 8.4. Source Impedance Section 8.5. Bounce Diagrams Section 8.6. Simulating Reflected Waveforms Section 8.7. Measuring Reflections with a TDR Section 8.8. Transmission Lines and Unintentional Discontinuities Section 8.9. When to Terminate Section 8.10. The Most Common Termination Strategy for Point-to-Point Topology Section 8.11. Reflections from Short Series Transmission Lines Section 8.12. Reflections from Short-Stub Transmission Lines Section 8.13. Reflections from Capacitive End Terminations Section 8.14. Reflections from Capacitive Loads in the Middle of a Trace Section 8.15. Capacitive Delay Adders Section 8.16. Effects of Corners and Vias Section 8.17. Loaded Lines Section 8.18. Reflections from Inductive Discontinuities Section 8.19. Compensation Section 8.20. The Bottom Line Chapter 9. Lossy Lines, Rise-Time Degradation, and Material Properties Section 9.1. Why Worry About Lossy Lines Section 9.2. Losses in Transmission Lines Section 9.3. Sources of Loss: Conductor Resistance and Skin Depth Section 9.4. Sources of Loss: The Dielectric Section 9.5. Dissipation Factor Section 9.6. The Real Meaning of Dissipation Factor Section 9.7. Modeling Lossy Transmission Lines Section 9.8. Characteristic Impedance of a Lossy Transmission Line Section 9.9. Signal Velocity in a Lossy Transmission Line Section 9.10. Attenuation and the dB Section 9.11. Attenuation in Lossy Lines Section 9.12. Measured Properties of a Lossy Line in the Frequency Domain Section 9.13. The Bandwidth of an Interconnect Section 9.14. Time-Domain Behavior of Lossy Lines Section 9.15. Improving the Eye Diagram of a Transmission Line Section 9.16. Pre-emphasis and Equalization Section 9.17. The Bottom Line Chapter 10. Cross Talk in Transmission Lines Section 10.1. Superposition Section 10.2. Origin of Coupling: Capacitance and Inductance Section 10.3. Cross Talk in Transmission Lines: NEXT and FEXT Section 10.4. Describing Cross Talk Section 10.5. The SPICE Capacitance Matrix Section 10.6. The Maxwell Capacitance Matrix and 2D Field Solvers Section 10.7. The Inductance Matrix Section 10.8. Cross Talk in Uniform Transmission Lines and Saturation Length Section 10.9. Capacitively Coupled Currents Section 10.10. Inductively Coupled Currents Section 10.11. Near-End Cross Talk Section 10.12. Far-End Cross Talk Section 10.13. Decreasing Far-End Cross Talk Section 10.14. Simulating Cross Talk Section 10.15. Guard Traces Section 10.16. Cross Talk and Dielectric Constant Section 10.17. Cross Talk and Timing Section 10.18. Switching Noise Section 10.19. Summary of Reducing Cross Talk Section 10.20. The Bottom Line Chapter 11. Differential Pairs and Differential Impedance Section 11.1. Differential Signaling Section 11.2. A Differential Pair Section 11.3. Differential Impedance with No Coupling Section 11.4. The Impact from Coupling Section 11.5. Calculating Differential Impedance Section 11.6. The Return-Current Distribution in a Differential Pair Section 11.7. Odd and Even Modes Section 11.8. Differential Impedance and Odd-Mode Impedance Section 11.9. Common Impedance and Even-Mode Impedance Section 11.10. Differential and Common Signals and Odd- and Even-Mode Voltage Components Section 11.11. Velocity of Each Mode and Far-End Cross Talk Section 11.12. Ideal Coupled Transmission-Line Model or an Ideal Differential Pair Section 11.13. Measuring Even- and Odd-Mode Impedance Section 11.14. Terminating Differential and Common Signals Section 11.15. Conversion of Differential to Common Signals Section 11.16. EMI and Common Signals Section 11.17. Cross Talk in Differential Pairs Section 11.18. Crossing a Gap in the Return Path Section 11.19. To Tightly Couple or Not to Tightly Couple Section 11.20. Calculating Odd and Even Modes from Capacitance- and Inductance-Matrix Elements Section 11.21. The Characteristic Impedance Matrix Section 11.22. The Bottom Line Appendix A. 100 General Design Guidelines to Minimize Signal-Integrity Problems Section A.1. Minimize Signal-Quality Problems on One Net Section A.2. Minimize Cross Talk Section A.3. Minimize Rail Collapse Section A.4. Minimize EMI Appendix B. 100 Collected Rules of Thumb to Help Estimate Signal-Integrity Effects Section B.1. Chapter 2 Section B.2. Chapter 3 Section B.3. Chapter 4 Section B.4. Chapter 5 Section B.5. Chapter 6 Section B.6. Chapter 7 Section B.7. Chapter 8 Section B.8. Chapter 9 Section B.9. Chapter 10 Section B.10. Chapter 11 Appendix C. Selected References About the Author
信号完整性基础培训（Signal Integrity SI）
09-07
信号完整性基础培训（Signal Integrity SI），对信号性能进行分析
计算机网络常见面试真题详解
Redemption___的博客
01-06 5016
计算机网络大厂面试真题详解
大模型算法岗常见面试题100道（值得收藏）
2401_85324918的博客
07-24 1968
LangChain是一个用于构建和运行大型语言模型应用的开源框架。它提供了一套工具和组件，帮助开发者将大型语言模型（如 GPT-3）与其他工具和API结合，以完成更复杂的任务。1、LangChain包含哪些核心概念?Components:可重用的模块，例如API调用、数据库查询等。Chains:将多个Components链接在一起以完成特定任务的流程。Prompt Templates: 用于指导语言模型生成输出的文本模板。Output Parsers:解析语言模型输出的工具。
信号完整性SI（Signal Integrity）概述
09-20
讲述信号完整性的文档，可用于单板芯片等等
Java中高级面试题总览(一)
热门推荐
数据与算法架构提升之路专栏
03-29 2万+
高频面试题深入剖析
信号完整性与电源完整性学习总结
weixin_66915740的博客
07-11 3842
本总结基于中国工信出版社与电子工业出版社出版的《信号完整性与电源完整性分析第三版》
数字后端——信号完整性分析
沧海一升的博客
08-23 9552
随着光刻和集成电路制造工艺的不断进步，所有与信号完整性SI（signal integrity）相关的问题都变得更加严重。
信号完整性分析---串扰和反射
打怪升级ing
07-31 1万+
信号完整性的定义 定义：信号完整性（Signal Integrity,简称SI）是指在信号线上的信号质量。 差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同 引起的。当电路中信号能以要求的时序、持续时间和电压幅度到达接收端时，该电路就有很好的信号完整性。当信号不能正常响应时，就出现了信号完整性问题。 信号完整性包含： 1、波形完整性（Waveform integrity）...
信号完整性的定义、干扰因素及解决方法详解
一个热爱分享知识的博主
10-14 4438
何为信号完整性：信号完整性（Signal Integrity,简称SI）是指在信号线上的信号质量。差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同引起的。当电路中信号能以要求的时序、持续时间和电压幅度到达接收端时，该电路就有很好的信号完整性。当信号不能正常响应时，就出现了信号完整性问题。 信号完整性包含： 1、波形完整性（Waveform integrity） 2、时序...
信号完整性的一些概念（2022年6月14日学习笔记）
weixin_42352665的博客
06-14 1046
信号完整性（SignalIntegrity）：就是指电路系统中信号的质量，如果在要求的时间内，信号能不失真地从源端传送到接收 端，我们就称该信号是完整的。
数据传输完整性_基于IBIS模型的FPGA信号完整性仿真验证方法
weixin_39560207的博客
12-17 720
人工智能与深度学习等领域的快速发展，使得FPGA等器件应用范围愈加广泛，同时也要求器件的开关速率加快、引脚数量增多。但陡峭的时钟边沿和增加的引脚数使得杂散、耦合、寄生电容电感会对器件产生诸多信号完整性(Signal Integrity，SI)问题。这不仅会降低器件的应用可靠性，对通信网络引入噪声，严重时会致使系统功能失效[1]。一个高速数字系统的信号完整性与以下三种设计层次上的因素有关：(1)芯片...
时序分析基本概念介绍——SI/crosstalk/delta delay/noise/timing Window
qq_34326957的博客
07-05 6743
信号完整性（Signal Integrity）指的是在周围高频电磁干扰环境中依然能够保持信号稳定的能力；串扰（Crosstalk）指的是相邻的两条或多条net之间的耦合电容带来的相互影响。随着工艺越来越先进，布线密度越来越高，串扰带来的影响越来越重要。在先进工艺节点下，对于STA的check，通常会引入SI（signal integrity）分析。在芯片的电学特性中，时序、串扰和功耗是三项相互相关的重要分析内容。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

千城千景

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值