在我们使用晶振时，一些好奇的小伙伴会有个疑问，常见的匹配电容如22pf、20pf和18pf是怎么计算得来的，本文将对匹配电容的计算方法做一个总结。
一、首先我们要知道晶振的工作原理
①晶振是晶体振荡器（Oscillator）的简称，又称有源晶振。这里需要区分一个概念，晶振不同于晶体。晶体是晶体谐振器（Crystal）的简称，也称为无源晶体，一般利用石英晶体的压电效应产生高精度的振荡频率，无源晶体需要外部的电容电阻才能进行起振；
而有源晶振内部集成了起振电路，无需外部添加其他元器件既可以正常工作，但需要外部电源进行供电。
常见的晶体实物为：
无源晶体的常见电路一般为：
常见的有源晶振有：
有源晶振驱动电路一般为：
即一脚悬空，二脚接地，三脚接输出，四脚接电压；
(数据来源于LC商城)
可以肯定的是，两脚的一定是晶体。 对于四脚的晶体和晶振，需要观察其外围电路是否有其他器件连接。
②这时我们可以来研究无源晶振的等效电路图
无源晶振本身可以等效为RLC电路和一个寄生电容，以下是晶振的电抗频谱线：
可以发现，当晶振的达到串联谐振频率时，其电抗最大，达到并联谐振频率时，其电抗最小。我们也可以在理论上计算电抗的增加速度。
当无源晶振在串联谐振的状态下工作时，线路表现为纯阻性，感抗等于容抗（XL=XC），这时串联谐振频率为：
当晶振在并联谐振状态下工作时，线路表现为纯感性。在这种模式下，工作频率由晶振的负载决定。对于并联谐振状态的晶振，晶振制造商应该指定负载电容CL。在这种模式下，谐振频率：
在并联谐振模式下，电抗线中fs到fa的斜线区域内，通过调整晶振的负载，晶振都可以振荡起来。
③可以发现在并联谐振电路中，如果线圈中的电流与电容中的电流相等，则电路就达到了并联谐振状态。在该电路中，除了LC并联部分以外，其他部分的阻抗变化几乎对能量消耗没有影响。因此，这种电路的稳定性好，比串联谐振电路应用得更多。
因此我们来看下并联谐振电路的等效原理图：
并联谐振模式的反相器提供了180°的相移，晶振、R1、C1、C2组成的π型网络产生另外180°的相移。所以整个环路的相移为360°。这满足了保持振荡的一个条件。另外一个条件是要求闭环增益应≥1，才能正确起振和保持振荡。
电阻Rf产生负反馈，它将反相器设定在中间补偿区附近，使反相器工作在高增益线性区域。电阻值很高，范围通常在500KΩ ~2MΩ内。图示的C1，C2就是为晶振工作在并联谐振状态下得到负载电容CL的电容。关于最优的负载电容CL的计算公式为：
其中Cs为PCB中晶振引脚寄生电容，典型值为2-5pF。通常C1,C2值取值相等。R1是驱动限流电阻，主要功能是限制反相器输出，这样晶振不会被过驱动（over driven）。R1、C1组构成分压电路，这些元器件的数值是以这样的方式进行计算的：反相器的输出接近rail-to-rail值，输入到晶振的信号是rail-to-rail的60%，通常实际是令R1的电阻值和的C1容抗值相等，即R1 ≈ XC1。这使晶振只取得反相器输出信号的一半。要一直保证晶振消耗的功率在厂商说明书规定范围内，过驱动会损坏晶振。
一般情况下，增大负载电容会使振荡频率下降，而减小负载电容会使振荡频率升高。 参考下图：
一些芯片内置了这些外部器件(Rf，R1，C1，C2)，因此选型备料时需要注意该芯片是否有内置元器件。
④匹配电容的计算
负载电容的公式如下所示：
C_L=C_S+(C_D×C_G)/(C_D+C_G )
其中，CS为晶体两个管脚间的寄生电容（Shunt Capacitance）
CD表示晶体振荡电路输出管脚到地的总电容，包括PCB走线电容CPCB、芯片管脚寄生电容CO、外加匹配电容CL2，即CD=CPCB+CO+CL2
CG表示晶体振荡电路输入管脚到地的总电容，包括PCB走线电容CPCB、芯片管脚寄生电容CI、外加匹配电容CL1，即CG=CPCB+CI+CL1
一般CS为1pF左右，CI与CO一般为几个皮法，具体可参考芯片或晶振的数据手册
（这里假设CS=1pF，CI=CO=5pF，CPCB=4pF）。
比如规格书上的负载电容值为20pF，则有
则CD=CG=38pF，计算出来的匹配电容值CL1=CL2=29pF，使用时用22pf和20pf差别不大。
⑤频偏的计算
我们描述频偏的时候一般是以ppm作为单位来描述的，ppm是百万分之一的意思也就是10^-6。假如我们有一个晶振，它的频率标值是12MHZ，但是我们测试到的是11.99998MHZ。那么Foffset=12-11.99998=0.00002MHZ。
ppm=(0.00002/12)*10^6=1.67
一般在选中晶振的时候选中精度相对好点的。类似STM32这样的芯片其实ppm<30的时候基本可以接受。
扫一扫
1083
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
