IC前端：解决CDC

说明：clk_s（source clk）clk_d（detination clk）参考

单比特信号CDC

1. 慢到快（满足三时钟沿要求，即慢时钟域中信号宽度是快时钟域时钟周期的1.5倍以上，目的是保证在快时钟域内一定可以采到信号）：2-DFF-synchronizer
   注意：源时钟域中的组合逻辑输出先在本时钟域中同步，消除毛刺。
   

2. 快到慢（不满足1的情况统一归为2）

• 需要握手的同步
  
• 不需要握手的同步（默认发来单周期脉冲且脉冲之间间隔时间很长，即在同步之前不会发来新的脉冲）
  

多比特信号CDC

1. 多比特信号合并