fifo读写错误以及常规使用

最新推荐文章于 2024-05-06 09:23:07 发布
最新推荐文章于 2024-05-06 09:23:07 发布
阅读量1w 收藏 59
点赞数 4
分类专栏： FPGA 文章标签： fifo读写错误 fifo读第一个数据错误 fifo读数据重复 fifo常规使用
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/baidu_25816669/article/details/107611057
版权
本文探讨了FIFO在设计与应用中常见的错误现象，包括未写入数据时full信号异常、首个写入数据重复读出、复位及写使能问题、深度设置不当与读模式选择不当等。深入分析了这些问题的原因，并提供了相应的解决思路。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

fifo读写错误有以下几种现象

1、fifo在未写入数据时，full信号为高

原因：fifo未正确复位；写逻辑有误。

2、fifo写入的第一个数据，在读出时重复

原因：写数据重复；读逻辑有误，可以尝试使用rd_en= !empty，查看读数据是否正确；

3、fifo复位问题后写使能问题

fifo复位高有效，至少需保持4个时钟周期，正常复位后full为高并持续7个时钟周期，之后变低，此时可以正常写fifo

4、fifo一般不要使用大于65536深度，容易出错；

5、fifo读模式常用FWIT模式，便于读逻辑的操作；

 

FPGA原理与结构（12）——FIFO IP核原理学习
apple_53311083的博客
08-24 1万+
本文对于xilinx的FIFOGenerator IP核进行了一个简单的介绍，解释了IP核中各个类型信号的具体功能。介绍了FIFO的读写操作，其中读操作又可以分成2种模式，推荐使用标准模式，最后介绍了FIFO的非对称读写位宽
FIFO_fifoIP_fifo_empty_
09-29
设计了一种发送数据的FIFO，调用了RAM IP，可产生full 、empty信号，是一种异步FIFO
Quartus中FIFO内核使用读出数据异常
qq_37210730的博客
10-01 2532
问题描述： 在串口收发模块中使用FIFO ，即串口收到的数据先存入FIFO，然后再读出来利用串口发出。读取数据时会以rdempty信号为参考，即如果rdempty信号不为高(FIFO内还有数据)，就会一直从FIFO内读取数据并发送出来。 问题：在时钟的上升沿读取FIFO数据，但是数据发送出现错误，最后一个数据会发送两次，具体如下图。查阅了一些资料，本来猜测是因为rdempty信号有延迟，当FIFO内数据为空时，rdempty信号会延迟几个时钟周期才会拉低，因此也采用了包括不适用rd...
从FIFO读的信息有误：字节对齐 问题与解决
weixin_34265814的博客
02-19 289
typedef enmu{OT_UNKNOW = -1,OT_ADD =0}OTType;typedef struct {pid_t pid;OTType OT;}MessageClient;typedef struct {MessageClient MC;char ResourceID[ID_SIZE];//ID_SIZE = 49int result;}ResultInfo; sizeo...
11.6FIFO错误，报错与规范复盘（always)
m0_73553411的博客
11-06 1454
停止时，不应该让读地址回到0因为所谓队列为空，只是逻辑上为空，实际上并不是空，实际上依然存着之前存的数据如果让读地址回到0，就会导致显示为不空，即读写地址不一致，然后再读一遍到写的地址，读完之后回到0，再读一遍的循环结束时就是要让读地址和写地址重合，这样就没问题了。
【FIFO】xilinx fifo ip核读取数据错乱问题及解决
sqqwm的专栏
11-04 1615
使用xilinx自己的FIFO ip核，做异步时钟数据转换，读出的数据错乱
FIFO读数据异常分析
硬码农二毛哥的博客
05-09 6623
FIFO是FPGA设计中最常用的IP，读写时序相对简单，可能正是因为这个原因，通常不会去细读FIFO手册，具体怎么操作大概清楚，上手就写，一般不会出什么问题。最近却遇到读FIFO异常的情况，特意记录一下，顺便细读了一下PG057。
14 FIFO IP核
lf282481431的博客
03-10 2524
FIFO（First In First Out，即先入先出）是一种数据缓存器，用来实现数据先入先出的读写方式。FIFO由 RAM 加读写控制逻辑构成，其与普通 RAM 的区别在于 FIFO 没有外部读写地址线，使用起来非常简单，但 FIFO 只能顺序写入数据，并按顺序读出数据，其数据地址由内部读写指针自动加 1 完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。根据 FIFO 工作的时钟域，可以将 FIFO 分为同步 FIFO 和异步 FIFO。
Simulation and Synthesis Techniques for Asynchronous FIFO Design
07-07
在讨论异步FIFO设计时，首先需要了解FIFO...通过详细研究这篇论文，设计者可以学习到如何避免常见的FIFO设计错误，如何利用格雷码指针提高设计的鲁棒性，以及如何综合和分析FIFO设计以确保其在实际应用中的可靠性。
异步fifo使用原语还是ip
最新发布
03-25
使用原语的话，用户需要手动设计整个FIFO结构，包括读写指针同步、空满判断逻辑等。这可能更灵活，适合特殊需求，但开发周期长，容易出错，特别是跨时钟域处理需要谨慎。而使用IP核的话，可以快速集成，参数化配置，...
异步FIFO设计
10-23
这些器件提供方便灵活的设计方法，适用于实现具有非常规深度和宽度的专用FIFO。在QuicKLogic提供的设计工具中，用户可以根据自己的需求自由指定FIFO的宽度和深度，并且工具会自动产生相应的Verilog或VHDL代码和所需...
使用RAM资源生成一个读写不同步的FIFO（包含源程序和测试程序）
guorui的博客
07-14 1553
使用RAM资源生成一个读写不同步的FIFO（包含源程序和测试程序）前期基础知识的了解如何区分写满FIFO的逻辑框图双端口RAM的生成RAM IP核的例化写控制模块与读控制模块的设计写控制模块读控制模块顶层文件的书写测试文件的书写 前期基础知识的了解 1.当采集数据的时候由慢时钟域到快时钟域，肯定需要一个buffer做缓冲，这样才才能完成时钟域的转换，一般这种情况下都选择FIFO来做缓冲。 2.当读写FIFO的时钟不同那么称为异步FIFO。 3.FIFO就是一个“环形存储器”读操作会把读指针指向下一个读数据，
FPGA IP核配置FIFO中遇到数据不匹配以及输出数据缺失问题的解决与思考
星回的博客
08-12 3717
关于FIFO读出数据出现问题（empty一直高、数据错位、输出数据部分缺失）的分析以及问题的解决
FIFO Generate IP核使用——Native接口时读写宽度不一致详解
u011565038的博客
05-06 1147
非对称的宽高比允许FIFO的输入和输出宽度不同。FIFO支持以下写-读宽高比（Write-to-Read Aspect Ratios）：1:8, 1:4, 1:2, 1:1, 2:1, 4:1, 8:1。
XilinxFIFOip核使用时碰到的数据丢失和有数据却无法读出的问题
jn20181024的博客
04-11 2252
从图中可以看出来fifo写使能信号是复位键按下后5ns秒din=1时产生的，但是读完32个数据后，fifo只统计到30个数据，读数据端口也可以看出来读出的第一个数据是3。虽然下图把所有数据都读出来了，但是如果设定wr_data_count == 32时触发rd_en时，即使fifo内数据,32个也无法触发读数据。下面设定wr_data_count == 32时触发rd_en，且不勾选More Accurate Data Counts。就出现了下面的情况，虽然写入了32个数据，却只统计到30。
日记：FIFO无法写入数据
weixin_47054923的博客
09-26 577
现象：使用modelsim仿真发现，当写信号（VGA_FIFO_wr）来临后，FIFO只执行了一次数据写入。原因：FIFO的输出信号rdreq为不定态。解决方法：给rdreq赋初始值。
FIFO读写侧位数不同的处理
热门推荐
emperor_strange的博客
04-02 1万+
由于很多时候存入FIFO与需要读出的数据位数并不一致，所以需要对齐进行处理。可以分为两种情况： 一、写侧位数少于读侧 例： din : [7:0] ; dout:[15:0]; 显然，输入与输出不匹配，此时有两个方法可以进行位拼接，一个方法是FIFO的位宽依旧为8Bit,在写侧进行数据的拼接，代码如下： //读侧设置一个计数器，读两次，输出一次 always@（posedge clk or ne...
Xlinx异步FIFO的注意点
zhangningning1996的博客
03-12 3137
Xlinx异步FIFO的大坑背景及意义注意点总结 背景及意义 FIFO是FPGA处理跨时钟和数据缓存的必要IP，可以这么说，只要是任意一个成熟的FPGA涉及，一定会涉及到FIFO。但是我在使用异步FIFO的时候，碰见几个大坑，这里总结如下，避免后来者入坑。 注意点 这里博主主要总结两个注意点，也是最常入坑的点： 1、异步FIFO的读写计数不准，经常可以碰见FIFO的空标志拉高，但是计数器显示FIF...
MPU6050-DMP读不出数据
范子琦的博客
09-09 2927
MPU6050-DMP读不出数据 遇上一个很头疼的问题，MPU6050可以正常读取三个轴的数据，但是使用DMP方式读取数据时，会卡在这一句上 /* Get a packet. */ if (mpu_read_fifo_stream(dmp.packet_length, fifo_data, more)) return -1; 进入此函数，通过逐句debug，发现卡在这一句上了 if (!st.chip_cfg.dmp_on) return -1;
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

朝阳群众&热心市民

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值