结构-1
这种系统时钟门控的机制算然简单,但是容易使门控后的时钟不完整,甚至产生毛刺
结构-2
这种门控方法避免了门控时钟的不完整性,也可以避免避免毛刺的产生,但门控后的时钟可能会产生亚稳态
结构-3
这种结构解决了结构-2的亚稳态问题
结构-4
这种带测试模式的结构可以在测试时让时钟一直开着
结构-5
在ASIC进行后端测试的时候,有时候可能会将不同时钟域的逻辑和寄存器连起来进行扫描链插入,此时可能某个模块的时钟来源可能不是通过它原来的时钟路径,而是整个芯片统一的测试时钟,就此时需要对时钟进行选择