低功耗技术——门控时钟

---

前言

2023.3.31 3月的最后一天，这个月学习进度还可以，完成了计划的事情，大家开始投实习了。

---

一、门控时钟

1、组合门控时钟

定义：输出不变时，使触发器的时钟失效

2、时序门控时钟

定义：减少连接到带有门控时钟的寄存器块的设计部分的冗余切换（没理解）

二、产生门控时钟的方法

Clock gating不能对clock的信号波形或者频率做任何改变，只能对clock做开关处理。

1、使能信号和时钟组合逻辑产生

这种方法最简单，但是容易产生毛刺。
与门控制在上升沿有效的时钟，下降沿有效的时钟用或门控制。

wire clk_gate = clk & clken;

2、Integrated Clocking Cell

由一个锁存器（低电平有效）和一个与门/或门组成。在时钟下降沿对时钟使能信号进行锁存，并保持一个时钟周期内不变。锁存后的信号再与时钟进行“与/或”逻辑操作，可将门控时钟中的毛刺消除掉。

和寄存门控相比优点：只需要一个D锁存器，占用面积更小，因为1个D触发器由两个D锁存器组成

2.1 latch+AND clock gate

分析：锁存器是低电平有效，使能信号在高电平期间的毛刺不会往后传；而低电平期间的毛刺与clk低电平周期相与也直接消除了，所以使能信号可以任意翻转

reg en_latch;
always@(*)begin
	if(!clk)
		en_latch = clken;
	end
end
wire clk_gate = en_latch & clk;

2.2 latch+OR clock gate

分析：锁存器高电平有效，所以使能信号低电平期间的毛刺被滤除；高电平期间的毛刺与clk高电平周期相或直接就是全1，也滤除了。

反相器是否需要取决于EN是高电平还是低电平有效。高电平有效，不需要非门；低电平有效，需要非门。

2.3 ICG的缺点

如果在电路中，锁存器与与门相隔很远，到达锁存器的时钟与到达与门的时钟有较大的延迟差别，则仍会出现毛刺。

如果在电路中，时钟使能信号距离锁存器很近，可能会不满足锁存器的建立时间，会造成锁存器输出出现亚稳态。

3、寄存门控

用寄存器来寄存EN信号，再与CLK相与得到时钟