数字电路设计之低功耗设计方法三：操作数隔离

最新推荐文章于 2024-06-23 15:32:08 发布

Snail_Walker

最新推荐文章于 2024-06-23 15:32:08 发布

阅读量5.9k

点赞数 3

分类专栏： Digital Chip Design 文章标签： lowpower verilog 操作数隔离

本文链接：https://blog.csdn.net/c602273091/article/details/35990423

版权

本文介绍了数字电路设计中的一种低功耗设计方法——操作数隔离。通过在多路选择器中增加选择器件，避免未被选择的操作数进行不必要的计算，从而降低功耗。示例中展示了如何在Verilog代码中实现操作数隔离，并提供了相应的仿真代码以验证其效果。

摘要由CSDN通过智能技术生成

Isolate-operand：就是在进行一些操作比如选择器的时候，我们选择的那个选项有A和B，但是如果我们直到选择的是A，那么B之前一大堆计算就显得没有必要了。所以操作数隔离也就是增加一些选择器件，如果这个操作数不需要的话就不选择它以及不进行之前计算这个操作数所需要的操作。

没使用的代码：

module isolated(
A,
B,
C,
D,
clk,
clr,
choose,
result
);

input wire clk;
input wire clr;
input wire [1:0]choose;
input wire [31:0]A;
input wire [31:0]B;
input wire [31:0]C;
input wire [31:0]D;
output reg [31:0]result;

wire [31:0]choose_a;
wire [31:0]choose_b;
wire [31:0]choose_c;
wire [31:0]choose_d;

//这是一个简单的mux，先计算出A，B，C，D的值再选择

assign choose_a = A*B;
assign choose_b = A+B+C+D;
assign choose_c = B*C;
assign choose_d = C*D;

always@(posedge clk,posedge clr)
begin
if(clr)
result <= 0;
else
begin
if(choose == 2'b00)
result <= choose_a;
else if(choose