Verilog刷题记录3

最新推荐文章于 2024-09-24 23:38:45 发布

GGGLF

最新推荐文章于 2024-09-24 23:38:45 发布

阅读量151

点赞数

文章标签： perl

本文链接：https://blog.csdn.net/cabinGGG/article/details/124271208

版权

该博客详细介绍了如何使用Verilog HDL编写一个模块，该模块接受一个输入向量和一个选择信号，然后输出选择的4位数据。通过实例展示了不同的索引和位切片语法，包括切片的选择和打包操作，这对于数字逻辑设计和FPGA/CPLD编程至关重要。

摘要由CSDN通过智能技术生成

module top_module( 
    input [1023:0] in,
    input [7:0] sel,
    output [3:0] out );
    assign out=in[sel*4+3-:4];
    //assign out = {in[sel*4+3], in[sel*4+2], in[sel*4+1], in[sel*4+0]};
    //assign out = in[sel*4 +: 4];	
    // assign out = in[sel*4+3 -: 4];
endmodule