Verilog $stop $finish

最新推荐文章于 2024-03-18 09:17:20 发布
最新推荐文章于 2024-03-18 09:17:20 发布
阅读量951 收藏
点赞数
分类专栏： Verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/carldada/article/details/109587172
版权

Stopping and finishing in a simulation


The task $stop is provided to stop during a simulation.
Usage: $stop; (断点)
The $stop task puts the simulation in an interactive mode. The designer can then debug
the design from the interactive mode. The $stop task is used whenever the designer wants
to suspend the simulation and examine the values of signals in the design.


The $finish task terminates the simulation.
Usage: $finish;（结束）
 

参考文件
1：Verilog HDL A Guide to Digital Design and Synthesis, Second Edition  第56页

carldada
关注
专栏目录
（1）D触发器verilog描述
kouq123的博客
11-18 6931
2.1 D触发器verilog描述 2.1.1 本节目录 第一，本节目录； 第二，本节引言； 第三，FPGA简介； 第四，verilog简介； 第五，D触发器verilog描述实例； 第六，结束语。 2.1.2 本节引言 给FPGA一个支点，它可以撬动整个数字逻辑。““给我一根杠杆我就能撬动地球”是古希腊数学家、物理学家阿基米德说的，这句话是阿基米德的经典语录，这句话还被翻译为“给我一个支点，我就能撬起整个地球”，用了夸张的方式来说明杠杆原理。” 2.1.3 FPGA简介 FPGA（F
Verilog中$finish、$stop的使用与区别
Coorua的博客
04-27 2263
finish可以终止仿真，一般用在仿真的结尾处。例如完成某些特定激励的仿真后将仿真终止，防止仿真不停地运行$stop可以暂停仿真，一般用来在某个特定的时间暂定仿真$stop和$finish常用在测试模块的initial模块中，配合时间延迟用来控制仿真的持续时间。
Verilog中$finish和$stop的区别
霍团长的博客
06-03 2万+
1.$finish的用法 当程序中出现$finish,当仿真到该语句时，会提示要不要退出仿真。如果选是，则仿真结束，退出仿真窗口。 2.stop的用法 2.1 遇到stop暂停 在仿真程序中，我们看到存在一个$stop语句； 此时我们开始仿真，正产仿真时间是1000ns： 但是仿真到$stop语句时，突然出现了暂停； 并且波形仿真时间也到250ns暂停了： 2.2 继续仿真 1）. 此时不要急躁，点击继续仿真icon； 2）. 吃屎tcl窗口出现了继续仿真命令 run -continue： 3
Verilog常用语法
热门推荐
weixin_50810761的博客
02-08 4万+
Verilog可综合常用语法 一、模块的结构、数据类型、变量和基本运算符号 1 模块的结构 1.1 端口定义 module 模块名（口1,口2,口3,…）; 两种模块例化方式： 方法一：模块名（连接端口1信号名,连接端口2信号名,连接端口3信号名,…）； 方法二：模块名（.端口名1（连接信号1名）,.端口名2（连接信号2名）,…）； 例化时还可以对模块中的参数型（parameter）变量进行重新赋值； 例如： module min(input clk,input rst_n,input a1,outpu
Verilog（4）系统任务monitor，time,stop,random等，编译预处理语句
AI路漫漫
06-02 1476
系统任务monitor，time,stop,random等，编译预处理语句
Verilog语法：与仿真相关的系统任务
最新发布
weixin_56481118的博客
03-18 1310
系统任务$fopen可以用来打开指定的文件（以便后续对其进行写入操作），其返回值为integer变量，表示当前文件的句柄值，获取句柄值后，后续就可以根据句柄值对不同的文件进行写入操作。$monitoron和$monitoroff任务的作用是通过打开和关闭监控标志来控制监控任务$monitor的启动和停止，这样使得程序员可以很容易的控制$monitor何时发生。在$display中，输出列表中数据的显示宽度是自动按照输出格式进行调整的，总是用表达式的最大值所占的位数来显示表达式的当前值。
verilog仿真测试（一）$test$plusargs 和 $value$plusargs
buzhiquxiang的博客
12-09 1396
$ test $ plusargs和 $ value $ plusargs作为进行 Verilog 和 SystemVerilog仿真运行时调用的系统函数: 1、可以在终端仿真命令中直接赋值，避免了调换参数带来的频繁编译问题。 2、不局限于不同仿真器对于参数在仿真命令中定义格式的不同 （一）使用宏定义的条件编译有何缺点？ 例如： initial begin `ifdef dumpon $du...
Verilog系统函数和任务
weixin_56912944的博客
04-27 3468
Verilog HDL语言中共有以下一些系统函数和任务： $bitstoreal, $rtoi, $display, $setup, $finish, $skew, $hold, $setuphold, $itor, $strobe, $period, $time, $printtimescale, $timefoemat, $realtime, $width, $real tobits, $write, $recovery, 在Verilog HDL语言中每个系统函数和任务前面都用一个标识符$来.
第一章:1.2.8.6 Verilog系统函数
linpeng_9527的博客
03-28 1930
Verilog HDL语言中共有以下一些系统函数和任务： $bitstoreal, $rtoi,$display,$setup,$finish,$skew,$hold,$setuphold, $itor,$strobe,$period,$time,$printtimescale,$timeformat,$realtime, $width,$realtobits,$write,$recovery. ...
module DW01_add_tb; // Declare inputs and outputs reg [3:0] A; reg [3:0] B; reg CI; wire [3:0] SUM; wire CO; // Instantiate design under test DW01_add dut( .A(A), .B(B), .CI(CI), .SUM(SUM), .CO(CO) ); // Initialize inputs initial begin A = 4'b0000; B = 4'b0000; CI = 0; end // Adder test case task test_adder; // Test case 1: 0 + 0 with carry-in of 0 A = 4'b0000; B = 4'b0000; CI = 0; #10; if (SUM !== 4'b0000 || CO !== 1'b0) $display("Test failed! 0 + 0 should be 0 with carry-out of 0"); // Test case 2: 7 + 3 with carry-in of 0 A = 4'b0111; B = 4'b0011; CI = 0; #10; if (SUM !== 4'b1010 || CO !== 1'b0) $display("Test failed! 7 + 3 should be 10 with carry-out of 0"); // Test case 3: 5 + 11 with carry-in of 1 A = 4'b0101; B = 4'b1011; CI = 1; #10; if (SUM !== 4'b0001 || CO !== 1'b1) $display("Test failed! 5 + 11 should be 16 with carry-out of 1"); // Test case 4: 15+15 with carry-in of 1 A = 4'b1111; B = 4'b1111; CI = 1; #10; if (SUM !== 4'b1110 || CO !== 1'b1) $display("Overflow!!!"); endtask // Run test cases initial begin test_adder(); $finish; end endmodule // DW01_add_tb If I want to replace the delays, i.e, #10; in this piece of verilog code, by below code: integer cyc; initial cyc=1; always @ (posedge clk) begin cyc <= cyc+1; if(cyc==1)begin in_val1 <=4'd4; end else if (cyc==2) begin if (out_val1 !==8'b1) $stop; in_val <=4'd3; end else if (cyc==3)begin if(out_val1 !== 8'b10)$stop; in_val1 <= 4'd7; end else if(cyc==4) begin $write("ALL Finished \n"); $finish; end end in other words, using pound delay # is not allowed, how should I modify the code?
06-14
To replace the delays with the code you provided, you can use a counter to keep track of the number of clock... Finally, when all the test cases are completed, the simulation is finished using `$finish`.
Verilog行为仿真
zlxiaoshanying的博客
08-30 2690
系统函数 显示 $display $strobe $monitor 仿真控制 $finish $stop 时间($time) 文件操作 $open $fdisplay $fwrite 预编译语句 其他仿真语句 initial fork-join wait force、release deassign 1.概述 对Verilog中用于验证的常用函数进行总结，方便以后使用。 2.系统函数 系统任务和系统函数的名字都是用字符"$"开头。 2.1 显示 $display 用于.
$finish/$stop
yundanfengqing_nuc的专栏
11-29 912
$finish 在进行电路仿真时，如果遇到$finish，仿真器完成仿真并退出。$finish语句通常放到testbench的顶层文件中，如果testbench_top.v是顶层仿真文件，那么$finish应出现在仿真结束时刻。 $stop 当遇到$stop时，仿真器 停止仿真，但不退出，它同事提供一个命令提示符，在命令提示符后面输入“.”，则仿真过程继续进行。 ...
SystemVerilog学习之路（7）— QuestaSim的调试方法
qq_38113006的博客
09-10 6998
UVM学习之路（6）— QuestaSim的调试方法 一、前言 在使用仿真器的过程中会涉及到库窗口、仿真窗口和过程窗口，他们将与硬件、模型 和在线运行的进程一一对应。 二、库窗口 所有编译成功的硬件(module、interface、program)和软件(class、package)都可以被放入库中，如果不指定放入的位置，他们会被放入默认的work库中。如下所示，是QuestaSim的库窗口； 三、仿真窗口 仿真窗口(sim window)代表目前正在进行的仿真结构，一般在验证环境中，应该包含硬件测试的
Verilog HDL语法-常用系统任务
qq_27776921的博客
08-24 2244
Verilog HDL语法-系统任务\$display和\$write\$monitor和\$strobe\$monitor\$monitoron和\$monitoroff\$strobe $display和$write $display和\write是Verilog HDL中的两种主要的输出任务。并且这两个系统任务的语法格式都相同。语法格式如下： $display("<format_specifiers>",<signal1, signal2, ..., signal3>); $w
Verilog- $stop $finish的区别
pqb777的博客
10-28 552
$finish exits the simulation and gives control back to the operating system. $stop suspends the simulation and puts a simulator in an interactive mode.
testbench
qp314的专栏
02-04 6017
1. 激励的产生对于testbench而言，端口应当和被测试的module一一对应。端口分为input,output和inout类型产生激励信号的时候，input对应的端口应当申明为reg,   output对应的端口申明为wire，inout端口比较特殊，下面专门讲解。1）直接赋值。一般用initial块给信号赋初值，initial块执行一次，always或者forever表示由事件激发反复执行
Verilog语法(不可综合)
qq_41982581的博客
08-29 3477
1.只有寄存器类型变量才能在initial内部被赋值。 2.verilog系统任务 (1)：finish/finish/finish/stop finish：如果遇到finish：如果遇到finish：如果遇到finish，仿真器完成仿真并退出。 stop：当遇到stop：当遇到stop：当遇到stop，仿真器停止仿真，但不退出，同时提供一个命令提示符，在命令提...
FPGA 设置断点的可以观察更多的信号
Matlab - Data_Reconstruction
03-04 2131
vivado设置断点可以观测更多的信号 1、打开 xxx.v 文件只要是显示红色圆圈的位置就是可以设置断点，单击红色圆圈 2、单击运行 3、可以看到红色线框内有很多信号了，这些就是内部的运行信号，可以让我们观察程序更加仔细。 4、用鼠标单击几个信号，然后右击后单击 Add To Wave Window 5、可以看到我们添加进来的三个寄存器变量 备注：按钮 1 是...
VerilogHDL教程：$finish与$stop命令解析
本文档是关于Verilog HDL的基础教程，着重讲解了$finish和$stop这两个关键指令的使用，并概述了Verilog HDL的基本知识、历史、与VHDL的对比、优点以及EDA设计流程。同时，还介绍了Verilog的基本语法、不同抽象级别的...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值