Verilog语法(不可综合)

本文详细介绍了Verilog中的不可综合系统任务,包括finish、stop、display、monitor、time、random、save、readmemh、writememh、fopen、fclose以及strobe等,阐述了它们在FPGA设计调试中的作用。此外,还提到了值变转储文件(VCD)在仿真分析中的重要性。
摘要由CSDN通过智能技术生成

1.只有寄存器类型变量才能在initial内部被赋值。
2.verilog系统任务
(1): finish/ f i n i s h / stop
finish f i n i s h : 如 果 遇 到 finish,仿真器完成仿真并退出。
stop s t o p : 当 遇 到 stop,仿真器停止仿真,但不退出,同时提供一个命令提示符,在命令提示符后面输入”.“,则仿真过程继续进行。
(2): display/ d i s p l a y / monitor
display

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值