1.只有寄存器类型变量才能在initial内部被赋值。
2.verilog系统任务
(1): finish/ f i n i s h / stop
finish:如果遇到 f i n i s h : 如 果 遇 到 finish,仿真器完成仿真并退出。
stop:当遇到 s t o p : 当 遇 到 stop,仿真器停止仿真,但不退出,同时提供一个命令提示符,在命令提示符后面输入”.“,则仿真过程继续进行。
(2): display/ d i s p l a y / monitor
display任务常被用来显示调试信息、错误
Verilog语法(不可综合)
最新推荐文章于 2024-07-23 16:58:45 发布
本文详细介绍了Verilog中的不可综合系统任务,包括finish、stop、display、monitor、time、random、save、readmemh、writememh、fopen、fclose以及strobe等,阐述了它们在FPGA设计调试中的作用。此外,还提到了值变转储文件(VCD)在仿真分析中的重要性。
摘要由CSDN通过智能技术生成