vivado MIG_FLOORPLAN_MODE

MIG_FLOORPLAN_MODE引导工具执行内存接口的放置
UltraScale和UltraScale+设备的（MIG）逻辑实例。MIG_FOORPLAN_MODE
应用于存储器接口的分层单元。在大多数设计中，内存
接口逻辑将放置在包含内存的I/O列的右侧
界面。这种布局使得存储器接口逻辑的时序保持一致。
如果内存接口的父层次结构被分配给未完全分配的Pblock
覆盖SLR，内存接口逻辑的默认放置行为将是
并且存储器接口可以放置在I/O列的两侧。这个
这通常是不可取的，因为它给存储器接口带来了时序闭合挑战。
为了强制将内存接口逻辑放置在I/O的右侧
在列中，MIG_FLOORPLAN_MODE可以设置为FULL。

在不需要将存储器接口逻辑放置在I/O右侧的情况下
列中，MIG_FLOORPLAN_MODE可以设置为NONE，允许内存接口
逻辑被放置在I/O列的两侧。
架构支持
UltraScale，UltraScale+
适用对象
单元格（get_Cell）
指定的单元格应该是内存接口（MIG）实例的层次结构
价值观
•无：允许将内存接口逻辑放置在I/O列的两侧
•AUTO：工具确定内存接口逻辑的位置（默认）
•FULL：强制将内存接口逻辑置于I/O列的右侧

• PHY_ONLY: Reserved for future use

Syntax

Verilog and VHDL Syntax

Not Applicable

XDC Syntax

set_property MIG_FLOORPLAN_MODE <NONE | AUTO | FULL | PHY_ONLY> [get_cells

<hier_of_mig_inst>]

XDC Syntax Examples

# Force the memory interface logic placement to the right of the I/O Column

set_property MIG_FLOORPLAN_MODE FULL [get_cells example_top_inst_3/u_ddr4_0]

set_property MIG_FLOORPLAN_MODE FULL [get_cells example_top_inst_1/u_ddr4_0]

# Allow the memory interface logic placement on both sides of the I/O Column

set_property MIG_FLOORPLAN_MODE NONE [get_cells example_top_inst_2/u_ddr4_0]