对于UltraScale体系结构,UNAVAILABLE_DURING_CALIBRATION属性禁用
DRC错误消息,报告BITSLICE0在内置期间不可用
自校准(BISC)过程。
IDELAY/ODELAY和RX_BITSLICE/TX_ITSLICE/RXTX_ITSLICE支持时间模式
DELAY_FORMAT通过连续调整对齐来提供更精确的延迟。
当IDELAY/ODELAY和本机原语使用TIME模式时,将使用BITSLICE_0
在BISC过程中。连接到BITSLICE_0的组件逻辑可能不可用
在BISC过程中。在这种情况下,Vivado工具将发出DRC违规指示
一个半字节内与BITSLICE_0相关的输入路由和逻辑将不可用
在BISC操作期间。请参阅UltraScale中的DELAY_FORMAT属性
架构SelectIO资源用户指南(UG571)[参考8]以获取更多信息。
如果这些限制不影响设计,则可以使用以下命令禁用DRC
不可用_DURING_CALIBRATION属性。
提示:必须将此属性指定为XDC约束。HDL源文件不支持它。
架构支持
UltraScale体系结构。
适用对象
•端口(get_Ports)
价值观
•TRUE:禁用与BISC过程相关的DRC错误消息的报告。
•FALSE:不禁用DRC错误消息的报告(默认)。
XDC Syntax
set_property UNAVAILABLE_DURING_CALIBRATION TRUE [get_ports
<port_name>
]