使用virtual_jtag调试FPGA

Virtual JTAG用途

通过virtual jtag与fpga建立通信,可以访问fpga内部逻辑。可以模拟外部CPU操作,实现复杂的功能,为fpga调测带来极大便利。

virtual jtag可以实现的应用:

  • 采样、更新内部逻辑变量
  • 使用TCL命令构建自定义软件调试IP调试硬件
  • 构建设计获取虚拟输入输入

JTAG电路结构

  • 数据寄存器(DRs)
  • 指令寄存器 (IR)
  • 数据状态机 (known as the Test Access Port (TAP) controller)
  • 四个或五个串行接口:
    测试输入(TDI), used to shift data into the IR and DR shift register chains
    测试输出(TDO), used to shift data out of the IR and DR shift register
    chains
    测试模式选择(TMS)
    JTAG电路时钟(TCK)
    TRST复位TAP控制器

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-5PXs2liQ-1644714219255)(./pic/4.png)]

  • 0
    点赞
  • 4
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

硬码农二毛哥

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值