差分信号与差分时钟

于 2023-07-21 10:03:36 发布
阅读量487 收藏 1
点赞数
分类专栏： # 高速接口基本概念 文章标签： 差分时钟 参考时钟
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/cy413026/article/details/131839882
版权

1.高速链路中常用差分信号的形式传输数据和时钟

差分信号能很好的抑制噪声和共模漂移。

2.在PLL中 比如PCIE/DP/USB这些高速接口中 会用到差分参考时钟

        其原因也在于差分参考时钟从晶振到SERDES IO的时候 噪声更小，而且可以减少共模漂移，这样的参考时钟品质更高，在实际给PLL使用的时候，PLL内部还是会先把差分时钟转为单端的同频时钟。

        HDMI 2.0及之前的版本就可以不用差分参考时钟

cy413026
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
差分时钟接口详解，LVDS,LVPECL,HCSL,CML
07-15
差分时钟接口详解，包括LVDS,LVPECL,HCSL,CML等接口类型
基于FPGA的差分信号阻抗匹配研究
04-16
为了节约PCB板空间，充分灵活利用FPGA内部资源，对FPGA内置差分信号匹配终端进行研究。根据差分信号阻抗匹配的基础理论，在自制的PCB电路板上利用差分信号线传递时钟和图像数据。在FPGA内设置不同类型的片内匹配终端，通过示波器观察时钟、图像数据，利用Visual DSP++软件自带的Image Viewer功能观察图像。结果表明，使用片内匹配终端不会恶化差分信号，并能大大节省PCB板空间，且终端匹配更灵活。
差分时钟EMC设计标准电路与技术资料-综合文档
05-21
差分时钟EMC设计标准电路与技术资料
差分时钟缓冲器US5D310 规格书
10-11
US5D310是一款支持2.1GHz、2组10路差分输出的时钟缓冲器，每组输出可独立配置，适用于高频、低抖动时钟分配和电平转换。完全兼容Diodes PI6C49S1510A、TI LMK00301和IDT 8T39S11A。 特性：两组，每组5路共10路差分输出 支持LVPECL、LVDS或HSCL等电平规范 附加抖动：50fs（[email protected] ） 输出间偏斜：10ps 器件间偏斜：30ps（最大值） 输入输出延迟：低于390ps（典型值） 最高工作频率：大于2.1GHz 3路输入信号选择 差分LVPECL、LVDS、HSTL的AC/DC输入 单端LVCMOS/LVTTL/HSTL输入 集成晶振电路，支持10-200MHz晶体，100MHz频率晶体积分抖动低于70fs
差分时钟EMC设计标准电路-综合文档
05-23
差分时钟EMC设计标准电路
DDR基础原理介绍：差分时钟，同相，反相，两者差分交叉处也即差分值为0时读写信号，一个时钟周期可以上升沿下降沿都传输数据。相当两个时钟了。所以spi简单一个时钟信号不可能一个周期内同时锁定上升沿下降沿
二进制模----细微行动改变影响世界
05-27 6681
相当于还是两个时钟了。所以spi简单一个时钟信号不可能一个周期内同时锁定上升沿和下降沿，只能锁定一个边沿。也就是一个边沿触发，另外一个是电平触发 DDR基础原理介绍 1、前言 DDR的全称为Double Data Rate SDRAM，双倍速率的SDRAM，SDRAM在一个CLK周期传输一次数据，DDR在一个CLK周期传输两次数据，分别在上升沿和下降沿各传输一次数据，该概念称为预取，在描述DDR速度的时候一般使用MT/S单位，每秒多少兆次数据传输。 2、DDR结构框图 以Micro
差分时钟技术
qq_43686075的博客
07-07 1329
差分时钟和差分信号阻抗匹配
差分信号，单端信号和FPGA中的时钟总结
Tulip__的博客
02-24 3069
还提到了一个问题是当外部传输数据和随路时钟传给FGPA时，随路时钟和传入数据有满足建立时间关系，但是进来以后介入到BUFG上后clk_in和clk_reg之间就会一定延迟，这样如果将传输进来的时钟直接用BUFG并使用在采集数据时会出现因为建立时间关系不对等的采集错误问题。同时，差分信号的接收端是在n/p发生正负跳变的交叉点。所有的时钟尽量都要使用全局的时钟树资源，如果全局时钟资源不够，需要用到长线资源或本地走线资源的话，多留意时序报告中的clock skew，注意保持时间(hold time)问题。
SiTime差分振荡器的端接建议
weixin_42814693的博客
06-01 1522
差分振荡器用于高性能应用，具有多种优势，例如对电源噪声具有更高的鲁棒性。表1中列出的SiTime差分振荡器系列提供了端接建议，带有LVPECL、LVDS或HCSL输出驱动器。 还讨论了用LVPECL输出驱动CML或HCSL时钟输入的接口。SiTime振荡器的典型输出上升和下降时间在250ps到600ps的范围内，这会导致PCB上即使很短的走线也表现得像需要阻抗匹配的分布式传输线。因此，建议将差分信号的走线设计为长度匹配的受控阻抗传输线。 这些走线应正确端接以获得最佳信号完整性和最低EMI。除了阻抗匹配之外，
学习笔记三：衍生兄弟——过冲和振铃
u014401545的博客
05-25 5185
学习笔记三：衍生兄弟之过冲和振铃 先解释下过冲和下冲： 过冲(overshoot)：通俗讲，一端到另一端，本来是一条很平整的马路，今天走着走着突然中间多了座山。（超过设定值） 下冲(undershoot)：通俗讲，一端到另一端，本来是一条很平整的马路，今天走着走着突然中间多了悬崖。（低于设定值） 有过冲定随有振铃: 过冲直观表现就是信号失真。 同时过冲通常伴有安定时间（也可以称之为振铃持续时间，就是从输出到达稳态需要的时长）。 与过冲非常相关的是振铃，它紧随过冲发生，信号会跌落到低于稳态值，然后可能会反弹
如何实现高速时钟信号的差分布线？
08-14
在高速设计中，如何解决信号的完整性问题？差分布线方式是如何实现的？对于只有一个输出端的时钟信号线，如何实现差分布线？
驱动lvds双8位时钟_LVDS低压差分信号原理
weixin_39607090的博客
11-22 965
差分信号有别于单端信号一根信号线传输信号然后参考GND作为高(H)、低(L)逻辑电平的参考并作为镜像流量路径的做法，差分传输在两根传输线上都传输信号，这两个信号的振幅相等，相位相差180度，极性相反，互为耦合。差分信号的优点差分信号的第一个好处是，因为你在控制「基准」电压，所以能够很容易地识别小信号。在一个参考地做「0 V」基准的单端信号传输系统里，测量信号的精确值依赖系统内「0 V」的一致性。信...
差分信号的详解和优点
qq_39350681的博客
02-28 1万+
差分信号的详解和优点 差分信号：（Different...
差分时钟、DQS与DQM - DDRx的关键技术介绍（上）
weixin_34250709的博客
02-10 2268
作者：一博科技 在上一篇的问题里面问到了DDRX相对于前一代来说的关键技术突破在哪里，虽然没有人回答得完全正确，但这个也是很正常的，因为通过几句话要想说清楚也确实是不容易的，所以还是通过文章来把这些关键技术再给大家介绍一下。 差分时钟技术 差分时钟是DDR的一个重要且必要的设计，但大家对CK#（CKN）的作用认识很少，很多人理解为第二个触发时钟，其实它的真实作用是起到触发时钟校...
FPGA 中差分时钟的使用
耐心的小黑的博客
04-20 1万+
一、前言 很多FPGA的板载时钟（板载晶振提供）不是普通的单端时钟信号，而是差分时钟信号，比如我正在使用的genesys2开发板。 此时我们就不能像使用普通时钟信号一样直接使用差分时钟信号，而是需要使用IBUFGDS（xilinx 原语）或者PLL将差分信号转换成单端信号。 PLL之所以也可以用来将差分时钟转换成单端时钟，是因为我们可以设置其输入时钟的source为Differential clock capable pin，也即告诉PLL输入时钟差分时钟。其实PLL也是在自己内部调用IBUFGDS来实现信
Xilinx ZYNQ差分时钟
weixin_48358199的博客
08-24 3838
差分时钟 clocking wizard IBFGDS
时钟设计方案
yundanfengqing_nuc的专栏
06-22 2095
在复杂的FPGA设计中，设计时钟方案是一项具有挑战性的任务。设计者需要很好地掌握目标器件所能提供的时钟资源及它们的限制，需要了解不同设计技术之间的权衡，并且需要很好地掌握一系列设计实践知识。不正确的设计或次优的时钟方案可能会导致在最好情况下较差的设计性能，或者在最坏情况下的随机和难以查找的错误。 FPGA时钟资源指目标FPGA中大量与时钟有关的不同资源，如时钟类型（局部的和全局的）、频率限制和不同时钟管理器的抖动特性，以及能用于单个时钟域的时钟最大数量。 本文介绍了时钟设计方案中的每个部分，并推荐了一些
FPGA差分输入时钟怎么使用
qq_34975667的博客
12-21 2万+
最近，FPGA刚刚入门，写了个分频电路，点亮几个LED灯，testbench方面已经没有问题了。准备下载开发板(xilinx kc705)，发现时钟输入和普通的不太一样，折腾了一段时间 xilinx kc705 时钟输入电路  这个电路是差分时钟输出，我想肯定有办法将差分信号转为单端信号，就去查阅了一下资料，  IBUFDS、IBUFGDS和OBUFDS都是差分信号缓冲器，用于不同电平...
HDMI接口简介---分辨率 时钟频率 lane速率计算
热门推荐
打怪升级ing
05-26 4万+
全部内容转自：https://www.cnblogs.com/ruihuagogogo/p/6564730.html补充一个链接，关于TMDS发送数据的详细解析：http://blog.csdn.net/lyan1989/article/details/47836361what’s HDMI？英文全称：H-High，D-Definition，M-Multimedia，I-Interface；高清晰...
差分时钟信号阻抗匹配
最新发布
07-27
差分时钟信号阻抗匹配是PCB差分走线设计中的一个重要规则。根据引用\[1\]、\[2\]和\[3\]的内容，匹配线长是差分走线设计中最重要的规则。为了实现阻抗的匹配，可以在接收端的差分线对之间加上一个匹配电阻，其阻值应...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值