ARINC818协议(一)

最新推荐文章于 2025-04-29 21:00:00 发布
最新推荐文章于 2025-04-29 21:00:00 发布
阅读量276 收藏
点赞数 8
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/dong6016/article/details/147275628
版权

1.container header：容器头，用于描述容器的信息和容器内部封装的对象信息
2.一共有4个object:
3.object0表示的是辅助数据信息，内容是用于描述视频分辨率，RGB/YUV颜色分量等信息
4.object1表示的是音频数据
5.object2表示的是视频数据，如果是p字逐行扫描，那么object2将承载数据帧的全部数据；如果是I字扫描，
那么object2就承载奇数行的数据
6.object3表示当I字隔行扫描的时候，承载偶数行视频数据。
7.ADVB帧格式=SOF+FC帧头+payload负载数据+crc+EOF

hahaha6016
关注
ARINC818（FC-AV）协议详解
风中月隐的博客——FPGA加速者
02-16 1万+
本文用于解析ARINC818的协议，方便代码的编写进行。 ARINC818（航空电子数字视频总线，Avionics DigitalVideo Bus，ADVB） 是 航 空 电 子 委 员 会（AEEC） 于2007 年 1 月制定的视频接口标准，是专门针对航空电子视频系统设计制定的国际标准。ADVB 容器、按行组帧按行显示是 ARINC818 协议特有的数据传输模式。
ARINC818协议(六)
dong6016的博客
04-19 651
上图中，红色虚线上面为我们常用的simple mode简单模式，下面和上面的结合在一起，就形成了extended mode扩展模式。也可以断断续续的输入，输入控制是由FIFO的ready信号控制，ready信号表示了FIFO。其中，行同步模式表示发送端按照写入视频的v_sync场同步和h_sync行同步信号。1.在行图像显示期间，数据必须连续不断的写入发送器的FIFO，防止传输的数据断层；容器的操作方式有简单模式和扩展帧头模式。非行同步模式，像素数据的写入不在与行同步信号有关，那么数据可以连续的输入，
ARINC818协议----FC-AV协议
每天进步一点点
01-15 4638
FC-AV学习
ARINC818-1协议
dong6016的博客
04-17 471
byte1:nuber of objects就是object的数量：object0,object1,object2,object3，也就是4个object;IDLE是两个ADVB帧之间的空闲原始信号，该信号数量至少为6，也就是至少6个IDLE码字，确保在下一个ADVB帧传输之前，后级已经处理完成上一个ADVB帧。FC-0层是协议的物理层，是视频发送和接收的传输接口，定义了ARINC818视频的。一个容器包含多个对象组，object0为辅助信息，object2/3为图像数据。
航空电子ARINC818采集卡
YEYUANGEN的专栏
05-08 813
ARINC818协议主要应用于机载设备间的实时高清图像传输，目前已经成功应用于多款民用、军用机型当中，是未来机载视频传输总线的发展方向之一。1920 x 1080@60Hz/30Hz辨率支持640x480、800x600、1024x768、1280x720、1280x1024、1600x900、1600x1200、1920x1080。1.0625Gb/s、2.125Gb/s、3.125Gb/s、4.25Gbps（默认）、8.5Gbps。支持8x5Gbps高速PCIe接口，可向下兼容x4、x2、x1。
FPGA 纯逻辑arinc818 ip core
jingjiankai5228的博客
05-22 1358
5、可动态配置光纤端口速率，支持1.0625Gbps、2.125Gbps、3.1875Gbps、4.25Gbps可配置；1、 符合FC-FS、FC-AV、FC-ADVB协议规范；3、支持光纤通信Class1、Class3服务；6、DDR控制接口简洁，方便快速集成；2、符合ARINC818协议规范；可以根据客户定制开发。
ARINC818协议(二)
dong6016的博客
04-16 258
4.协议中有容器，容器头，object0~object3，视频帧，ADVB帧，负载等概念术语。6.ojbect0辅助信息用于描述和图像有关的一些属性，比如图像分辨率，帧率，颜色，清晰度等。5.FC首帧为FC帧0，包含container_header容器头+object0辅助信息。1.FC协议定了5层模型结构：FC-4;7.object1用于传递音频数据，一般不用，传递音频数据，才会用object1。3.ARINC818协议在FC-4层使用FHCP帧头控制协议进行实现数据传递；
ARINC818协议-持续
dong6016的博客
04-17 365
到 SOFn 时，开始发送携带像素数据的对象 2 和对象 3，检测到 EOFn 时意味着当前视。息和辅助数据信息，分别存储在有效数据中的对象 0 和对象 2、3 中。频帧传输完毕，EOFt 的编码为 BC957575，标志着一个视频流中所有容器或视频帧发送。SOF 和 EOF 分别代表视频帧传输的开始与结束，它们在封装过程有多种状态，SOF。时，开始发送携带辅助数据的容器头和对象 0，这是 ADVB 视频帧的起始部分，当检测。ADVB 的封装过程遵循固定的时序标准，具体由发送视频的格式决定。
ARINC818协议一些说明综述
dong6016的博客
04-24 602
9.simple mode的帧头结构是22个word的ADVB字，其中word0~word5这6个word是容器的信息块，包括容器计数，剩下的16个word均分给4个obeject，每个object占4个word，分别描述对象的分类，大小，偏移，类型。视频流都是由于一些列视频帧构成，每个视频帧都对应一个容器，这些容器的内容是通过ADVB帧按照特定的顺序排列而成的。FC-AV容器系统是FC-AV协议的一个最基本的概念，把视频，音频，辅助数据分成一个一个的容器进行传输，并。
FWFT_FIFO和Standard_FIFO对比仿真
cjie221的博客
04-25 1356
在FPGA中使用FIFO时，如果使用FPGA厂商提供的FIFO IP，一般都会有First Word Fall Through FIFO和Standard FIFO类型选项，那么这两种FIFO有什么差异么。通过仿真对比，First Word Fall Through FIFO相比Standard FIFO最大的差别就是在读使能有效时，数据立刻输出没有延时。
上位机知识篇---时钟分频
道阻且长，行则将至。
04-26 878
本文简单介绍了一下时钟分频。时钟分频（Clock Division）是数字电路设计中常见的技术，用于将高频时钟信号转换为较低频率的时钟信号，以满足不同模块的时序需求。它在处理器、FPGA、SoC（片上系统）和嵌入式系统中广泛应用。时钟分频的基本概念(1) 什么是时钟分频？时钟分频是指通过硬件或软件方式降低输入时钟频率，生成一个频率较低的时钟信号。例如，将 100MHz 的时钟分频为 50MHz（2分频）或 25MHz（4分频）。(2) 为什么需要时钟分频？降低功耗：高频时钟会增加动态功耗（
FPGA中级项目7———TFT显示与驱动
m0_67400176的博客
04-29 566
使用Verilog成功实现TFT屏的显示，包含详细原理与源代码
基于国产 FPGA+ 龙芯2K1000处理器+翼辉国产操作系统继电保护装置测试装备解决方案
YEYUANGEN的专栏
04-22 1100
风，但在芯片自主可控和国产化替代方面还有明。据，我国高端芯片大多从欧美国家进口，与政府。倡议的芯片自主可控差距较大。进口，存在一定的不可控性，若出现断供，将严。期长和安全隐患对国家用电安全的冲击，积极响。统串补保护测试方法操作难且功能单一的问题，测试平台，实现了串补保护性能的现场自动化检。正确性和二次回路完整性的校验功能。性能和运行特性等多项目测试需求，且未对国产。装置保护功能测试和网络性能测试的装备，有效。避免国产化芯片在通信规约、功能逻辑等方面的。备时，选取性能优良、安全可靠的处理器具有重。
FPGA 39 ，FPGA 网络通信协议栈进阶，RGMII、ARP 与 UDP 协议与模块设计（ RGMII、ARP、UDP原理与模块设计 ）
最新发布
weixin_65793170的博客
04-29 1147
⭐在《FPGA 38 ，FPGA 网络通信协议栈基础，ARP 协议深度解析与模块划分（ ARP与以太网帧，以及ARP模块常用文件 ）》中，我们围绕 ARP 与 以太网帧展开了深入探讨，从 ARP 协议在 OSI 与 TCP/IP 模型中的定位，到以太网帧内 ARP 数据包的结构解析，再到 FPGA 中 ARP 模块的核心设计与功能实现，为 FPGA 网络通信协议栈搭建起重要的底层基石。而网络通信的完整实现，离不开多种协议的协同运作以及对底层时序和接口的精确控制。这里将基于上篇文章的知识积累，进一步深入剖
LVDS系列9：Xilinx 7系可编程输入延迟(二)
weixin_38828382的博客
04-24 910
可以看到上图中，此时IDELAY_VALUE设置为0，此时cntvalueout为0，表示此时原语正在工作的抽头值为0，idatain和dout的两个上升沿间隔了0.6ns，也就是之前所讲的200M的延时基准；上图为将IDELAY_VALUE参数设置为30（0x1e），此时cntvalueout为0x1e，可以看到此时的idatain和dout的延时为2.94ns=0.6ns+30*78ps，与理论的延时时间相符；REFCLK如果出现异常如保持一个周期的1或0，RDY就会拉低，此时就需要重新复位该原语；
使用DDR4控制器实现多通道数据读写(十)
weixin_38828382的博客
04-29 558
所以只要根据fifo_1的几乎满（wrfifo_almost_full）信号为低电平状态就可以控制数据写入，根据fifo_2d的空（rdfifo_empty）信号为低电平状态就可以控制数据输出。如果写入的数据和读取的数据不相同，error_1就会拉高，可以通过error_1的状态判断ddr循环读写的功能是否正确。上图中，可以看到，读出的数据数量和存入的数据数量相等，并且可以观察到，测试工程中可以存储的数据数量为ddr4的最大存储量加上两个fifo的存储量。2、读出数据测试代码。本文章由威三学社出品。
牛客 verilog入门 VIP
weixin_45041054的博客
04-23 434
牛客 verilog入门 VIP题目。一点都不VIP
MicroBlaze软核的开发使用
m0_66578894的博客
04-29 595
MicroBlaze软核的开发使用
外部存储器接口：EMIF总线
u011732210的博客
04-29 416
作为嵌入式系统中的关键接口之一，EMIF（External Memory Interface，外部存储器接口） 是处理器与外部存储器或外设进行高速数据交换的核心总线。连接外部存储器：如SDRAM、SRAM、NOR Flash、NAND Flash等。存储器类型寄存器（MTYPE）：定义接口模式（SDRAM/Async/SRAM）。多协议支持：支持同步（SDRAM）、异步（SRAM/Flash）等不同时序协议。灵活配置：可编程时序参数（建立时间、保持时间、等待周期等）。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值