【Cadence14】Cadence HDL原理图创建时多个VCC或GND处理方法

已于 2024-05-29 15:22:20 修改
阅读量453 收藏 1
点赞数 10
分类专栏： 经验分享 cadence concept HDL 文章标签： 嵌入式硬件 经验分享 笔记
于 2024-04-01 11:48:52 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/funny_beast/article/details/137226402
版权
本文介绍了在电子原理图设计中，如何正确使用GND、VSS等符号来表示数字地和模拟地，并强调了避免混淆的重要性。还提到使用addtext功能对网络进行详细说明的方法。
摘要由CSDN通过智能技术生成

1.先new一个

2.  下面的Global pin 的name处不要直接使用GND，不然后期画图容易混淆。

数字地使用VSS；模拟地使用VEE等

3. 之后继续按照普通原理图进行绘制即可。

原理图封装绘制

4. 最后在原理图中要对该网络进行说明！！！

1）.可以通过add text进行说明。ctrl+t

Funny_Beast
关注
专栏目录
Cadence 电源端口的网路标号设置显示与隐藏
wangjie36的博客
08-02 4123
Cadence电源端口的网路标号打开与隐藏网络标示 1，在绘制原理图时，在放置一些电源端口总是会发现GND端口没有显示网络标识； 要是整个原理图工程只一个GND网络，此时GND的网络端口显示与不显示都是一样的。 如果原理图中有很多个不同的GND网络时，GND端口没有显示出来将会不方便设计原理图，容易当成是同一个网络； 如果我们区分那些是模拟地和数字地，就要把GND端口的网络显示出来，从而提高原理图的可读性。 如图所示就是软件默认隐藏网络标标示GND端口。 ...
【Cadence Allegro PCB设计】error: Possible pin type conflict GND/VCC Power Connected to Output
夜半少年的博客
10-23 5311
cadence原理图在运行DRC时报错，报错信息如下。 [cadence-DRC]error: Possible pin type conflict GND/VCC Power Connected to Output 解决方法: 第一步、运行DRC找到并分析报错出处 运行DRC，输出上面的ERROR后，绿色圆圈即为ERROR，点一下会显示报错信息。我们可以看到绿色报错圆圈页，点开管脚属性是接在管脚属性output上面（OUTPUT属性会产生上一页的...
Cadence 16.6 原理图设计实用技巧：接地网络名称显示
坚韧与专注
05-03 2万+
今天使用Cadence 16.6的Orcad Capture CIS设计原理图，因为有两种接地，即：GND 和AGND。如何实现接地网络的显示呢？默认为不显示。想实现如下的效果。   图一：Cadence Capture 实现接地符号的网络显示。 这两个地网络怎样显示出来呢？查了一下资料，步骤如下：   步骤一：点击F打开添加电源类型符号的对话框。选择
Cadence OrCAD: 跨页符和电源符号命名优先级的一个小问题
Fantasy237的博客
01-16 3689
Cadence OrCAD: 跨页符和电源符号命名优先级的一个小问题
Cadence 中A pin with name ‘GND' is duplicated on the part 报错的解决
坚韧与专注
05-03 1万+
用Cadence 16.6建立元件里，如JTAG，里面多个引脚全为GND，保存时，出现了报错：A pin with name ‘GND' is duplicated on the part 。   意思是一个器件中有重复的名称。我选择的类型为passive。   解决方法：改GND全为Power类型即可。   这样保存后，不再有错
Cadence（十）走线技巧与注意事项
qq_46757048的博客
07-25 5071
Cadence布线微操、铺铜细节、走线细节
virtuoso使用hspice仿真器进行前后仿真、PEX
qq_46669706的博客
08-04 6933
采用virtuoso的HspiceD这个仿真器，实现virtuoso+Hspice的模拟设计全流程打通。
Cadence Design Entry HDL 使用教程
热门推荐
uio159753的博客
01-09 3万+
Cadence Design Entry HDL 使用教程 前言 cadence Design Entry HDL是cadence内部集成的一款板级的EDA设计工具，早期叫 concept HDL。其为cadence最早的原配板级电路图绘制工具，只不过由于后来cadence收购了orcad然后就将旗下的capture CIS收入其中，由于后者使用起来上手简单，所以后者更为大家所熟知。虽然大家对...
cadence原理图复用_cadence allegro pcb模块设计复用
weixin_39856630的博客
01-17 1754
在你遇到如上图所示的dsp阵列PCB时，如果你的layout软件支持模块复用，你会感觉到自己的心里比吃了蜜还要甜！下图是老牛的memory模块复用。下面的复用内容来自网络，按照这个说明可以实现模块复用。本人正在按照这个方法进行尝试，后续会写出带图的详细设计。show下本人的复用电路：==========================================================...
Cadence基础知识2(环境搭建、原理图库制作、原理图绘制、快捷键)
时间的诗
07-02 6841
需求说明：Candence基本知识 内容       ：环境搭建、原理图库制作、原理图绘制、快捷键 来自       ：时间的诗 1 初始化环境 a 打开OrCAD Capture CIS软件 b 选择OrCAD_Capture_CIS_option with Capture c 新建工程 工程名为vip 指定路径即可 d 当前工程   .opj为设
Cadence OrCAD Capture管脚Passive和Power属性功能详细介绍图文教程
fydar的博客
09-20 3604
在使用Capture创建原理图库时，为了避免管脚名重复引起报错，很多设计师会给管脚添加数字编号进行区分。这其实是不必须且不规范的设计方法。往往使用Power属性会更好些，本文详细介绍Power属性和Passive属性的区别。
从0开始，模拟集成电路设计Cadence Virtuoso学习笔记（二）反相器原理图绘制及仿真
weixin_43957294的博客
01-13 8442
上一个笔记记录了从打开cadence virtuoso到选择元器件的流程，接下来开始绘制电路图并进行仿真，选择反向器进行仿真，反相器电路需要用到一个pmos和你个nmos，这里选择3.3v的器件这节主要进行了反相器的原理图绘制及仿真，过程中还存在一些操作有问题，后面会进行补充。
【Cadence12】总结--多层板PCB绘制、丝印调整以及生成GND
最新发布
Funny_beast的博客
03-27 658
【说明】由于GND大面积铺铜，常采用负片输出。因此选择“PLANE”，并勾选“negative”。【说明】普遍使用线宽20mil；28V-48V使用40mil；一般间距为100mil or 200mil即可。因为是负片，所以选择anti，在进行分割完成后，即可生成GND。使用ZCOPY即可，重新拷贝至目标网络层，并对原先铜皮删除即可。1）通常是每层之间会加一层介质，即绿色部分那个。首先使用Line命令，对不同GND进行分割。如何生成后网络名称不对，重新附网络名即可。2）GND层通常与主器件层相邻。
Cadence常用设置
qaz821915893的博客
02-05 4134
博主学习时的记录，便于日后忘记可以回顾 修改capture CIS背景颜色为护眼模式 options→preferences→红色设置为204，绿色设置为232，蓝色设置为207. 元件旋转 R 纸张参数设置 Design Template→Title block 新建原件： new part properties 管脚放置： place pin （右侧菜单栏） 外框放置： place r...
电路中各种地，数字地DGND、模拟地AGND、功率地PGND、电源地GND、交流地AGND、大地EGND的区别及处理
Funny_beast的博客
01-03 5902
Answer:在现代接地概念中、对于线路工程师来说，该术语的含义通常是‘线路电压的参考点’;对于系统设计师来说，它常常是机柜或机架;对电气工程师来说，它是绿色安全地线或接到大地的意思。一个比较通用的定义是“接地是电流返回其源的低阻抗通道”。注意要求是”低阻抗”和“通路”。Answer：对于一个电子信号来说，它需要寻找一条最低阻抗的电流回流到地的途径，所以如何处理这个信号回流就变得非常的关键。
Cadence库制作时，管脚同名问题处理
jiangchao3392的专栏
04-10 8857
决Cadence中制作原理图库是器件出现相同名字的管脚问题，比如说有的管脚都是GND或者VCC，这样保存时，就会报错，无法保存。 如下： 处理办法： 1、不重名GND1，GND2，GND3...... 2、可以重名，把重名的管脚属性设成Power属性 Type类型选择为: Power即可解决。 ...
Cadence的PSPICE中CCCS，VCCS，CCVS和VCVS受控源元件库
卡拉迪亚的曙光的博客
09-17 7069
PSPICE受控源元件库
cadence17.2操作使用笔记（一、原理图部分）
少侠好走位
01-07 1万+
Capature CIS使用： 学习资料B站视频 小马哥电子开发学习： https://www.bilibili.com/video/BV117411W7Z4?p=1 file->change product ->orCAD_Capature_CIS 可勾选为默认项 第三讲：原理图工程以及库的创建 file->new->project(name,location) 1、打开原理图page1 边框 ：option->Schematic page Properties->Gr
微电子新手入门之virtuoso版图界面
红豆布丁RFIC
12-11 2万+
      virtuoso版图界面如图所示： 图中左边的窗口（LSW）是用来选择Layer的，Layout时会用到的Layer很多，画Layout时会需要频繁地在各个Layer之间选择，左键点击某一层Layer就选择了该Layer，右键点击该Layer不同区域则有不同效果。 AV（Al Viewable）、NV（None Viewable）、AS（All Selectable）、NS（N...
Cadence Allegro多页原理图拼接与连接处理详解
本教程主要讲解如何在Cadence Allegro中处理单页与多页原理图，特别是复杂多页图的拼接式连接处理。 首先，简单单页原理图的绘制通常遵循以下步骤： 1. 创建工程：通过`File->New->Project`建立新工程。 2. 添加...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值