如何在modelsim / vivado_ila 中显示状态机名字

最新推荐文章于 2024-04-12 21:58:25 发布
最新推荐文章于 2024-04-12 21:58:25 发布
阅读量1.7k 收藏 6
点赞数
分类专栏： vivado 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/gaoxcv/article/details/122476347
版权

modelsim中：

在 wave.do 中添加如下语句 会将cur_state 重定义为 usr_state,并添加到波形图中

virtual type { 
    {0x01 IDLE} 
    {0x02 START} 
    {0x04 MAIN_PRO} 
    {0x08 IDX_PRO} 
    {0x10 JUMP_WAIT} 
    {0x20 FULL_WAIT} 
    {0x40 FIFO_RST} 
    {0x80 MATCH_WAIT}
} FSM_TYPE

virtual function {
(FSM_TYPE)/tb_sqpg_top/sqpg_top/cur_state
} usr_state

add wave /tb_sqpg_top/sqpg_top/usr_state

注意0x02等数字中不允许有下划线_ 否则会报错

vivado_ila中：

右键要重命名的信号 -- edit enumeration

参考如何在Modelsim仿真中显示状态机名称 - 百度文库

gaoxcv
关注
专栏目录
vivado下ila文件的读取和显示
llljjlj的博客
06-23 3835
保存ila文件 file——>export——>export ila_data。可以保存为ila格式或者vcd格式 （可以在modelism下转化为wlf文件后打开查看波形。） 打开保存后的文件 方法一 Vivado下载入ila波形： tcl指令： 1.载入波形文件：（read_hw_ila_data 后面为ila文件的绝对路径） read_hw_ila_data E:/iladata.ila 2.显示波形文件 display_hw_ila_data 方法二 转化为modelism下文件波形文件类型，指令：
vivado case_【vivado(3)】序列检测/状态机
weixin_39957318的博客
11-21 1835
手机上不好看可用电脑看(1)首先建立一个工程名叫seq_det:详细步骤可查看：【vivado(1)】vivado软件的简单使用【vivado(2)】计数器/testbench仿真(2)建立一个design source如下所示：右击design source，选择addorcreatedesign source，然后next选择createfile，然后输入file name，...
【工程源码】基于FPGA在Modelsim仿真中显示状态机名称的3种方法
zgmxs的专栏
02-21 876
经过网上的搜索及自己的实验，总结在Modelsim仿真中显示状态机名称的三种方法。下面以一个具体的实例进行讲解。 实例功能：引入状态机实现2分频，这里使用状态机完全只是为了说明如何在仿真中显示状态机名称。 状态转移图： 设计文件代码： 1 module fsm( 2 input clk, 3 ...
FPGA Modelsim 仿真时让状态机波形显示状态名字
Tony
05-12 1190
在使用Verilog编写有限状态机等逻辑的时候，状态机的各个状态通常以参数表示（如IDLE等）。当使用ModelSim仿真的时候，状态机变量在wave窗口中以二进制编码的形式显示，如下面所示，这种显示形式不是很直观，但我们可以使用ModelSim提供的命令将状态机变量以“文本”形式的参数名显示，从而有利于调试。 下面以一个实例来说明。 代码来源：http://www.cnblogs.com/oomusou/archive/2011/06/05/fsm_coding_style.html 源文件： 1 /*
使用vivado软件，状态机方法进行FPGA序列检测
03-28
使用vivado编写FPGA代码进行序列检测，其中附件中给出了具体的状态机结构，以及文件的提示。
simvision如何设置状态机名显示到波形窗口中
weixin_42442786的博客
06-01 1174
本人在使用cadence旗下的simvision工具时，为了方便debug，想将FSM的名字显示到波形窗口中，最后在官网上找到了解决办法。
Test07_MicroSD_Test_fpga_SD卡_vivado_
09-30
7. **仿真与调试**：在设计过程中，使用Vivado的仿真工具（如ModelSim）进行功能仿真和时序仿真，确保设计正确无误。同时，Vivado的硬件调试工具如ILA（Integrated Logic Analyzer）可以帮助我们在实际硬件上检查...
spi.rar_FPGA SPI_SPI FPGA_SPI程序_fpga spi _spi vivado
09-15
5. **设计验证**：在Vivado中，可以通过ILA（Integrated Logic Analyzer）进行硬件调试，或者使用ModelSim等仿真工具进行功能仿真，确保SPI接口的正确运行。 总的来说，SPI在FPGA中的实现涉及到对协议的理解，FPGA...
vivado中如何读取十进制小数_[走近FPGA]之工具篇（上）-Vivado
weixin_36448411的博客
12-31 1059
工具简介在本专栏之前发布的一篇知乎文章中，已经对SoC设计实验需要用到的相关软件工具进行了简单的介绍，文章链接如下：人生状态机：如何高效利用Arm DesignStart计划开放的处理器核-工具篇​zhuanlan.zhihu.com由于SoC设计实验中既包含硬件的实现(Arm Cortex M系列处理器软核、总线互联模块、各种外设)，也包含软件的实现(运行在处理器上的程序)，因此在开发过程中需要...
vivado中bit文件怎么没有生成_[走近FPGA]之工具篇（上）-Vivado
weixin_39627405的博客
11-20 3247
工具简介在本专栏之前发布的一篇知乎文章中，已经对SoC设计实验需要用到的相关软件工具进行了简单的介绍，文章链接如下：人生状态机：如何高效利用Arm DesignStart计划开放的处理器核-工具篇​zhuanlan.zhihu.com由于SoC设计实验中既包含硬件的实现（Arm Cortex M系列处理器软核、总线互联模块、各种外设），也包含软件的实现（运行在处理器上的程序），因此在开发过程中需要...
Verilog直接显示状态机名称的办法
孤独的单刀
11-08 3887
通过本文您可能会了解：如何在仿真状态机时直接显示状态名，而非二进制数字。
【转】Verilog仿真状态机时显示状态名
weixin_30360497的博客
12-22 691
【转】http://www.fpganotes.com/post/31/ Situation: 我们平时使用Verilog进行状态机编码时，通常使用parameter对状态名进行定义，这样写Case语句的时候就不会对这一串10摸不着头脑。可是通常这样做的话，在Modelsim里看到的还是一串10，使排错非常困难，特别是在用OneHot编码的时候，就看到一串0中间的一个1 #_# 简直要疯掉。Qu...
VIVADO中ILA抓取三段式状态机中组合逻辑信号注意事项
独木舟216的博客
09-26 2142
抓取三段式状态机中组合逻辑信号会出现以下错误！ [DRC LUTLP-1] Combinatorial Loop Alert: 2 LUT cells form a combinatorial loop. 使用ILA抓取三段式状态机中，组合逻辑的 RdState 和 NxtRdState，NxtRdState出现如下错误 This can create a race condition. Timing analysis may not be accurate....
Vivado simulation使用简介
热门推荐
u011816009的博客
02-13 1万+
作为FPGA入门小白，使用vivado simulation进行仿真分析是必不可少的，但是对simulation界面的使用一直不是很熟悉，现在此做详细的总结。 基本操作 Vivado Simulator是一款硬件描述语言事件驱动的仿真器，支持功能仿真和时序仿真，支持VHDL、Verilog、SystemVerilog和混合语言仿真。点击运行仿真后，工具栏中显示了控制仿真过程的常用功能按钮： 上述...
vivado 使用 ILA 默认仪表板
最新发布
cckkppll的博客
04-12 904
vivado 使用 ILA 默认仪表板
VIVADO仿真功能系列
码农-做一个勤奋的人
05-20 7424
版权声明：本文为CSDN博主「FPGADesigner」的原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接及本声明。 原文链接：https://blog.csdn.net/FPGADesigner/article/details/81807296 一、仿真功能概述 仿真FPGA开发中常用的功能，通过给设计注入激励和观察输出结果，验证设计的功能性。Vivado设计套件支持如下仿真工具：Vivado Simulator、Questa、ModelSim、IES、VCS、Rivera-
一杯咖啡带你读懂状态机
weixin_33978044的博客
07-11 112
状态机的简单介绍 最近公司做棋牌的项目，当时还是不理解什么是状态机，当一个项目做完之后，大脑里已经有了一个状态机的概念，所以今天就与大家分享出来，由于本人的技术博浅，有很多地方没有理解通透的地方，请望大神指点，抱拳了。 什么是状态机？ 我理解的状态机就是，当一个事件触发之后，就会去寻找一个相对应的大的状态，然后在到大的状态里去寻找小的状态，然后执行完毕...
Vivado18.3-Vivado Simulator仿真 学习笔记
weixin_42151221的博客
11-30 9886
本视频学习自正点原子ZYNQ领航者FPGA视频-P9 1.Vivado Simulator仿真简介 Vivado 设计套件内部集成了仿真器Vivado Simulator，能够在设计流程的不同阶段运行设计的功能仿真和时序仿真，结果可以在Vivado IDE 集成的波形查看器中显示。Vivado 还支持与诸如ModelSim、Verilog Compiler Simulator (VCS)、Qu...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值