SelectIO 模块中的 native mode 和 component mode

从 ultrascale 器件开始，xilinx 将 io 资源中的 serdese 资源进行了整合，做成了 bitslice器件，通过不同的例化方式，可以将 bitslice 例化成不同接口：xapp1324 page 1     

1） native mode : 直接使用 high_speed_selectio_wizard  ip 例化成 高速lvds 接口(1.6g)，底部最小器件是 bitslice

2） component mode ： 使用 language template 中提供的基础原语 ，ug571  chapter 2

可以例化成 ddr 接口（IDDRE1 原语），如下图1

可以例化成 普通lvds接口（1.25g , ISERDESE3原语） ，如下图2