DAC模块卡设计原理图：RFSOC XCZU47DR 高速ADC DAC模块卡

已于 2024-05-17 14:50:40 修改
阅读量1.3k 收藏 4
点赞数 6
文章标签： fpga开发 DAC模块卡 FPGA芯片验证 异构AI服务器 6U VPX
于 2024-05-17 14:50:11 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/hexiaoyan827/article/details/139004565
版权

RFSOC  XCZU47DR 高速ADC DAC模块卡

       RFSOC核心模块使用Xilinx最新的第三代RFSOC系列XCZU47DR，1517封装，单颗芯片包含8路ADC和DAC，64-bit Cortex A53系列4核CPU，Cortex-R5F实时处理核，以及大容量FPGA。

      北京太速科技核心板采用SAMTEC高速连接器，支持高速ADC和DAC，也可以支持GTY，GTR等高速信号的连接需求。

特性：

  1. Zynq RFSoC系列FPGA，支持8路最高5G 14-bit ADC和8路最高9.85G 14-bit DAC
  2. PL 2组64bit 2400M DDR4，支持PL部分高速存储和处理。 单组4GB字节容量，PL部分8GB字节容量。
  3. PS部分1组64bit位宽DDR4，单组4GB字节
  4. 单独5V-14电源供电
  5. 可配置的Dual QSPI 加载
  6. 支持MicroSD卡加载
  7. 1000Base-T以太网
  8. USB接口支持
  9. 支持外部时钟输入

设计规格：

  • 平台规格
  1. 处理器：ZynqUltraScale+ RFSOC Gen3

  • 存储
  1. PS，64bit DDR4 2400M
  2. PL，2组 64bit DDR4 2400M
  3. PS，2片QSPI Flash，并行x8结构
  4. PS，MicroSD（连接器）
  5. PS，EMMC 8GB，板内文件存储
  6. PS，SATA 6G（连接器）
  7. PS，NVMe PCIe（连接器）

  • 高速接口
  1. 8 ADC，14bit 5GSPS
  2. 8 DAC，14bit 9.85GSPS
  3. x2 QSFP28（100G，底板）
  4. PCIe x8 Gen4

  • 其他接口
  1. x1 10/100/1000以太网
  2. x1 USB 3.0
  3. x1 USB-JTAG

  • 灵活时钟输入输出
  1. 核心板提供PS常用时钟，GTR时钟
  2. 核心板内提供GTY refclk0常用时钟
  3. 核心板提供ADC和DAC常用PLL
  4. GTY refclk1连接至连接器
  5. GTR 2路参考时钟至连接器
  6. PL参考时钟到连接器

hexiaoyan827
关注
DAC902驱动程序+高速DA数模转换模块++原理图+资料-V0.2
12-06
Q74--DAC902驱动程序+高速DA数模转换模块++原理图+资料-V0.2
Xilinx RFSOC 47DR 6收6发 信号处理板卡
jingjiankai5228的博客
06-02 2578
 PS端或者PL端可选挂载一片EMMC芯片，可用于存储程序或者PL直接逻辑访问（跳线可选）； PL端搭载一组32Bit DDR4,容量为2GB,最高支持速率：2400MT/s； PL端挂载2路4X QSFP+接口，最大支持25*4Gbps； PS端支持一路UART(转接成USB接口)； PL端挂载一路uart 422接口； PS端挂载SD接口，用于存储程序； PS端外接一路USB3.0接口； PL端支持2对Can收发接口； PL端挂载两路SATA接口； PL端挂载两路SFP接口；
赛灵思 XCZU47DR-2FFVE1156I XilinxFPGA Zynq UltraScale+ RFSoC 高速直接射频采
最新发布
2403_90082736的博客
03-08 1130
赛灵思 Xilinx XCZU47DR-2FFVE1156I  Zynq UltraScale+ RFSoC 存储配置：外置 DDR4（4GB）、eMMC（32GB 可扩展至 128GB），以及 FPGA 内置 8GB HBM（带宽 460GB/s）， （射频片上系统）专为高性能信号处理与射频集成设计，广泛应用于通信、直接射频采样：集成高性能 ADC（5.0 GSPS）和 DAC（9.85 GSPS），支持 6GHz 以下频段 的直接射频信号处理，高速运动控制：通过 ARM 实时核（Cortex-R5）
ZYNQ MPSOC XCZU47DR的ps端以太网测试问题记录
weixin_46152123的博客
12-27 2654
ZYNQ MPSOC 的ps端以太网链路建立问题记录
XCZU47DR-2FSVE1156
FPGA_ADDA的博客
11-13 1012
XCZU47DR-2FSVE1156是一款由 Xilinx 公司生产的 Zynq® UltraScale+™ RFSoC 芯片。该芯片集成了多种高性能组件，包括四核 ARM® Cortex®-A53 MPCore™ 和双核 ARM® Cortex™-R5，提供了强大的计算能力和灵活性。它还具备丰富的连接能力，如 CANbus、EBI/EMI、以太网、I2C、MMC/SD/SDIO、SPI、UART/USART 和 USB OTG 等接口，适用于各种复杂的应用场景。
RFSOC 47DR VPX 8收8发板卡
jingjiankai5228的博客
05-19 747
ADC主要软件工作量在于完成芯片校准的处理，主要是FS/N的特殊点校准。
软件无线电射频数据采集 Zynq UltraScale+ RFSoC 方案测试平台 XCZU47DR
FPGA_ADDA的博客
11-18 1513
采用 Zynq UltraScale+ RFSoC Gen3 系列 XCZU47DR FPGA 芯片，集成射频直接采样数据转换器、FPGA 逻辑、完整的 ARM 处理器子系统和高速收发器。 支持 8 路 14bit RF-ADC，最大采样率可达 5GSPS，8 路 14bit RF-DAC，最高采样率可达 9.85GSPS，射频输入输出频率响应全面支持 6GHz 以下频段。
设计方案：RFSOC XCZU67DR 高速ADC DAC模块卡
05-17 899
RFSOC核心模块使用Xilinx最新DFE RFSOC XCZU67DR，1156封装，单颗芯片包含10路ADC和8路DAC，64-bit Cortex A53系列4核CPU，Cortex-R5F实时处理核，以及大容量FPGA。核心板采用SAMTEC高速连接器，支持高速ADC和DAC，也可以支持GTY，GTR等高速信号的连接需求。
RFSOC47DR-8通道ADC + 8通道DAC 多路光纤卡
FPGA_ADDA的博客
10-14 1057
RFSOC板卡采用射频直接采样结构，带有八个独立的发射器和接收器通道。频率接收范围1M~ 6G。发送最大频率6 G。接收器当采用单通道模式时，最大采样率为5G/s，最大接收通道为8个，正交模式时，接收通道为4个，最大采样率为9.85Gsps，ADC量化位数为14位。发送器最大采样率为9.5 G/s，八个发送通道，量化位数为14位。可以使用外部参考时钟，堆叠方式组成更大的接收发送阵列。支持双路40G/100G QSFP28。
SDR实战（二）-RFSOC架构
hutx0924的博客
04-12 2922
每个核都包括一个浮点单元（FPU）、Neon 媒体处理引擎（MPE）、加密扩展（Crypto）、内存管理单元（MMU）和每个核心的专用一级缓存。：包括一个四核应用处理单元（APU）、一个双核实时处理单元（RPU），以及平台管理（PMU）和安全功能。RPU包含多个计算单元和存储器，包括一个浮点单元、紧耦合存储器（TCM）、两个本地高速缓存和一个存储器保护单元（MPU）。RFSoC设备的安全性由配置安全单元（CSU）处理，该单元包括一个安全处理器块（SPB）和加密接口块（CIB）。
基于RFSOC47DR FPGA的基带信号处理板(RFSOC_V30)
zhengzhiyi312的博客
05-24 2942
RFSOC数模混合信号处理卡，采用 Xilinx ZYNQ UltraScale+ RFSoC 27DR或47DR，实现了8路 ADC和8路DAC 端口，并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口，27DR ADC最高采样率 4.096GSPS 和DAC最高采样率 6.5536 GSPS； 47DR的ADC采样率最高可达5GSPS、DAC最高采样率 9.8 GSPS，分辨率14bit。相比分立的ADC和DAC传统方式，此方式集成
Xilinx RFSOC ZU27DR 或 ZU47DR板卡
FPGA_ADDA的博客
02-07 761
8通道ADC + 8通道DAC PCIe数据处理卡 基于 Xilinx RFSOC ZU27DR 或 ZU47DR 8 通道 ADC 采样 8 通道 DAC PCI Express x8 GEN3 Interface 4 核ARM Cortex-A53 处理器，主频最高 1.3G
一款基于Xilinx Zynq Ultrascale+ RFSOC开发的4发4收数字阵列板卡
Elvis_q的博客
07-16 1005
LT-47DR_TEACH_BOARD_V2数字阵列板卡，采用XCZU47DR作为主控制器，以适配不同教学资源需求；实现4收4发的信号发射、采集和控制，并根据需求搭建外围高速接口，实现平台的数据处理及运算能力。 可用于雷达、通信、电子对抗等多用途科研及教学应用
南京芯麒电子-基于ZU47DR的高性能PCIE数据采集卡
m0_63776781的博客
01-15 532
该平台搭载有16nm工艺的Zynq UltraScale+ RFSoC系列主器件ZU47DR,该器件集成数千兆采样RF数据转换器和ARM® Cortex®-A53处理子系统和UltraScale+可编程逻辑，是一款单芯片自适应射频平台。PCIe板卡金手指可以提供75W电力，不需要额外接辅助电源；PCIe金手指，支持PCIe x16配置，兼容PCIe x8，PCIe x4配置；主芯片启动的SD卡，可以通过模式选择切换；供电：PCIE或12V供电；主芯片PS外挂的DDR4；主芯片PL外挂的DDR4；
889-基于RFSOC XCZU49DR的 16T16R的软件无线电硬件
2301_79912794的博客
01-24 899
包含： 16x PMOD（2x8路GPIO），4x LVDS-IN（4对差分输入），4x LVDS-OUT（4对差分输出），12x RS422（6对差分输出，6对差分输入），4x RS232（2输出，2输入）， 4x RS485（2输出，2输入）包括：4x GPIO，2x RS232（1输出，1输出），2x RS422（1对差分输入，1对差分输出）包括：4x GPIO，2x RS232（1输出，1输出），2x RS422（1对差分输入，1对差分输出）单音测试工程、回环测试工程、同步测试工程。
TQRFSOC开发板47DR，ADC与DAC测试
mcupro的专栏
08-17 820
本历程实现从ADC的8个通道分别输入，然后通过DAC的8个通道输出进行测试，检测16个通道是否可用。使用SW拨码开关选择输入通道，8个输出通道同时输出。插入电源，设置ADC输入通道，把10M时钟输入插入对应的通道，使用示波器查看是否有输出，如下所示为10M DAC输出波形。ADC通道需要使用SW拨码开关进行选择，↓↓↓↓为0，使用通道0做为输入，↓↓↓↑为1，使用通道1做为输入。把我提供的启动文件（文章末尾的网盘连接中）复制到SD卡，并且插入开发板，启动模式设置为SD卡启动：↑↑↑↓。
RFSoC全面解析（三）——射频直采ADC的引脚
lightninghenry的博客
10-13 9592
在之前的文章我们已经提到了ADC的指标，RFSOC：XCZU28DR-2FFVG1517E芯片中一共有8路射频直采的ADC，采样率均可达到4.096GSPS，位宽12bit，详见RFSoC全面解析（一）。 先看芯片，ADC引脚分布在4个bank中，每个bank有2个通道，每个bank中还有一路ADC专用的时钟。 下图是XCZU28DR-2FFVG1517芯片特殊引脚的一个分布情况。 下图是芯片除了电源地以外的的所有pin脚分布，射频ADC和DAC的pin脚位于芯片的左侧。 再看开发板
TQRFSOC开发板47DR LWIP自环测试 GEM3
mcupro的专栏
08-29 647
若板卡的网线与路由器等设备设备连接，而不是与电脑直接连接时，需要修改板子的IP地址。我的本地IP网段为5，所以我这里IP地址需要需要修改为192.168.5.*，IP的最后一位不要与其他设备冲突，网关需要修改为192.168.5.1。使用开发板的网口与电脑或路由器等设备连接，使开发板与电脑在同一局域网内，使用telnet工具连接开发板，进行LWIP自环测试。修改完成后编译并生成BOOT.BIN文件，把文件复制到SD中，并插入RFSOC板卡，启动模式设置为SD卡启动↑↑↑↓，插入串口，网线和电源。
基于STC8G8K64U三通道高速ADC采集板
TSINGHUAJOKING
04-25 4644
设计采集板的目标 电路板设计 电路设计工程文件： D:\zhuoqing\AltiumDesigner\SmartCar\2020\ADC2C8G8K.PcbDoc * 1. 原理图设计 ▲ 原理图设计 对外接口定义： （1）ISP端口： 序号 管脚名称 功能 1 VCC +5V电源 2 GND 电源地线 3 TXD 连接UART1-TXD 4 RXD 连接UART...
xczu47dr开发
02-22
### Xczu47dr 开发资料、教程及应用实例 #### 一、开发环境配置 对于xczu47dr的开发，推荐使用Vivado集成开发环境以及Vitis工具链来完成硬件设计与软件编程工作。具体版本建议采用最新稳定版以获得更好的兼容性和性能支持[^1]。 ```bash # 安装 Vivado 和 Vitis 工具链 sudo apt-get install vivado vitis ``` #### 二、官方文档和技术手册 Xilinx提供了详尽的技术文档库，其中包含了关于UltraScale+ MPSoC系列器件（包括xczu47dr型号）架构描述、用户指南、数据表等重要参考资料。这些材料能够帮助开发者深入了解设备特性和优化设计方案。 - 访问[Xilinx官网](https://www.xilinx.com/)下载所需的手册和白皮书。 #### 三、在线学习资源与社区交流平台 除了官方提供的静态文档外，在线课程网站如Coursera、edX上也有针对FPGA开发尤其是基于Zynq UltraScale+ MPSoC的产品培训视频可供观看；同时加入Stack Overflow或Reddit的相关子板块可以方便地与其他工程师互动解决问题并分享经验心得。 #### 四、典型应用场景案例分析 考虑到xczu47dr属于高端RFSoC产品线的一员，其主要面向的是高速信号处理领域内的复杂任务需求，比如5G基站建设中的基带单元实现或是高级别的软件定义无线电(SDR)项目实施等方面的工作[^3]。 ```python import numpy as np def process_signal(data_stream): """ 对接收到的数据流执行预设算法操作， 此处仅为示意性质函数体结构展示。 参数: data_stream (np.array): 输入待处理的一维数组形式原始采样序列 返回值: processed_data (np.array): 经过计算变换后的输出结果集 """ # 假定这里存在具体的数值运算逻辑... processed_data = np.fft.fftshift(np.abs(np.fft.fft(data_stream))) return processed_data ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值