显示技术介绍(3)_CRT技术（front porch & back porch & vsync & hsync）

于 2024-08-15 11:54:19 发布
阅读量59 收藏
点赞数 1
分类专栏： 计算机图形学 文章标签： 视频处理 vsync hsync frontporch backporch
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/hungtaowu/article/details/141218689
版权
sunvally
关注
  • 1
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
嵌入式Linux&Android开发-LCD屏幕调试
嵌入式思维导图的专栏
01-07 4420
目录 一、简介 二、开发流程 三、硬件说明 四、电子特性 五、关注启动时序 六、关注引脚 七、屏参适配 7.1 DTS&驱动配置 7.2屏参配置（案例一） 7.3屏参配置（案例二） 7.4 屏参配置（案例三） 7.5 屏参配置（案例四） 7.6 通过excel计算启动时序 7.7 填充DTS，编译运行 7.8 编译&运行 7.9 常见问题 八、Excel附件 一、简介 如果我们需要去写一个LCD驱动时候，我们必须了解Framebuffer的具体工作原理.
DRM_driver_farmerwork_v2.docx
07-31
以VGA显示过程为例，详细介绍如何使用DRM框架实现显示功能： 1. **配置时序:** - 根据硬件原理，VGA时序通过ADV7125数模转换芯片完成。 - 需要在设备树中添加相应的时序信息，以确保DRM模块能够正确地识别和配置...
显示技术介绍(3)_CRT技术
qwaszx523的博客
08-25 6900
转自  http://www.wowotech.net/display/crt_intro.html 1. 前言 CRT（Cathode Rays Tube，阴极射线管）是最原始的电子显示技术，在上世纪被广泛运用于模拟电视（Analog television）系统中。本文将以模拟电视系统为背景，介绍CRT显示技术的原理、特性以及一些关键术语。 众所周知，CRT显示已经逐步被数字显示取
视频信号vsync hsync dotclock 的关系
太阳岭，仙姑洞，雷公坡，狐狸湾
05-26 2457
本文为博主原创文章，未经博主允许不得转载。 在图像里面的参数如图所示： Dotclk = Htotal × Vtotal × framerate Htotal = Hactive + Hsync + HfrontPorch + HbackPorch Vtotal = Vactive + Vsync + VfrontPorch + VbackPorch
s5p4418显示驱动
xgbing
10-29 1029
arch/arm/plat-s5p4418/drone2/include/Cfg_main.h 有关显示的定义： /*------------------------------------------------------------------------------ * Display (DPC and MLC) */ /* Primary */ #define CFG_DI...
基于FPGA的LCD&VGA控制器设计
最新发布
FPGA/MATLAB学习教程/源码/项目合作开发
08-11 776
VGA (Video Graphics Array) 即视频图形阵列，是IBM于1987年随PS/2机(PersonalSystem 2)一起推出的使用模拟信号的一种视频传输标准。这个标准对于现今的个人电脑市场已经十分过时。但在当时具有分辨率高、显示速率快、颜色丰富等优点，在彩色显示器领域取得了广泛的应用，是众多制造商所共同支持的一个低标准。VGA（Video Graphics Array）是一种模拟视频信号标准，主要用于计算机显示器。时序控制模块：负责生成VGA信号的标准时序。
LCD以及参数设置问题
alifrank的博客
08-27 2831
1、在Kernel中的OAL层有对LCD的初始化配置InitDisplay()这个是我需要修改的部分 在这里主要是对2440的5个LCD寄存器配置（LCDCON1----LCDCON5） 在s2440.h中对LCD的几个时序进行了初始化 #define VBPD (15) //垂直同步信号后肩Vsync back-porch #define VFPD (12) //垂直同步信号前肩Vsyn
14.基础实验（3）vga显示
sinply6的博客
01-06 1332
基础实验（3）vga显示 一、实验内容 实验要求 实现vga接口显示，可以将需要发送的数据显示屏幕上。 实验环境 实验平台：特权同学Cy4_Altera开发板 实验软件：Quartus 18.1 + Modelsim 10.7 主控芯片：EP4CE6E22C8 二、系统框图 VGA实现的接口时序，即hsync和vsync都为高有效（其中一种）。 不论是vsync，还是hsync，都是在addressable video区域输出有效的数据，而hsync是在front_porch后出现信号。 三、设计分析 根
RK3288[android 7.1]调试笔记 LVDS屏调试---转载
qq_41779533的博客
05-06 2758
RK的LVDS屏调试，主要是配置正确LVDS的dts，配置正确基本都是可以点亮的 1 首先拿到LVDS屏厂商给的屏规格书，规格书有用的信息就是时序参数 1.1下面就是我拿到规格书的时序参数表 从这个时序表中，我们可以得知 时钟dclk 频率: clock-frequency =65MHZ 水平有效像素:Hactive=1024 垂直有效像素:Vactive=768 水平总周期 =1344 hback-porch/hfront-porch/hsync-len：水平同步信号 vback-porch/vfron
VGA-timing.rar_VGA timing_timing_vga
09-19
4. 前沿消隐期（Front Porch）和后沿消隐期（Back Porch）：在行同步脉冲前后，有一段时间用于显示器准备或恢复，这段时间被称为消隐期。在消隐期内，没有有效数据传输。 5. 像素数据传输：在HSync和VSync的消隐期...
wwj.rar_640*480时序_politicalmgr_vga 640 480时序
09-21
4. 前沿消隐期（Front Porch）：HSync信号变为高电平之前的一段时间。 5. 后沿消隐期（Back Porch）：HSync信号变为低电平之后的一段时间。 6. 数据有效期（Data Enable）：在HSync和VSync信号有效期间，数据线上的...
vga_time.rar_VGA时序_时序
09-23
4. **前端 porch（Front Porch）和后端 porch（Back Porch）**：这两个是HSync和VSync脉冲前后的空白区域。前端porch是在HSync或VSync信号之前的一段时期，而后端porch则是在信号之后的一段时期。这些区域提供了一定...
基于fpga的vga显示代码
06-18
例如，`LinePeriod`表示行周期，`H_SyncPulse`是行同步脉冲宽度，`H_BackPorch`和`H_FrontPorch`分别代表显示后的空白区域和显示前的空白区域，而`H_ActivePix`是实际显示的像素数量。 代码中使用了计数器来跟踪...
S3C2440上LCD驱动详解
11-22
- **TIMEGEN**: 由可编程逻辑组成，生成LCD驱动器所需的控制信号，包括VSYNC、HSYNC、VCLK和LEND等，这些信号的形态可以通过配置REGBANK寄存器组中的LCDCON1/2/3/4/5来改变，以适应不同类型的LCD驱动器。 ##### 3. ...
s3c2440 LCD控制器设置及代码详解.doc
03-06
S3C2440 LCD控制器设置及代码详解 ...S3C2440 LCD控制器设置及代码详解文档详细介绍了LCD工作的硬件需求、S3C2440内部LCD控制器结构图、常见TFT屏工作时序分析等知识点，为开发者提供了详细的指南和技术支持。
VESA行频标准.rar_VESA_mightgu4_vesa标准_液晶屏相关时序标准
09-20
- **水平后沿（HSync Back Porch）**：水平同步脉冲后的空白时间，用于电路复位。 - **水平前沿（HSync Front Porch）**：水平同步脉冲前的空白时间。 3. **垂直同步（Vertical Sync）**： - **垂直同步脉冲宽度...
VGA_test.zip
06-04
- 前沿消隐（Front Porch）和后沿消隐（Back Porch）：在行同步和帧同步信号之后的空白时段，为显示器提供一些额外的时间来完成切换。 3. **FPGA实现VGA**： - 使用Verilog或VHDL进行硬件描述语言编程，构建VGA...
mstar LCD_PANEL_SETTING
05-26
- **Back Porch**：后廊，即有效显示区域之后至下一个同步脉冲之前的空隙。 - **DE Start** 和 **DE End**：有效数据起点和终点，在水平和垂直方向上都有定义，表示有效显示区域的起止位置。 ##### 3. 参数间的数学...
帮我写一个verilog控制Nexys4 DDR板子VGA显示的代码
05-26
好的，以下是一个简单的Verilog代码，用于控制Nexys4 DDR板子的VGA显示： ``` module VGA_Controller ( input clk, // 输入时钟信号 input rst, // 复位信号 output reg vga_hsync, // VGA水平同步信号 output reg vga_vsync, // VGA垂直同步信号 output reg [3:0] vga_r, // VGA红色信号 output reg [3:0] vga_g, // VGA绿色信号 output reg [3:0] vga_b // VGA蓝色信号 ); // 垂直同步计数器 reg [9:0] v_cnt; // 水平同步计数器 reg [9:0] h_cnt; // VGA分辨率 parameter WIDTH = 640; parameter HEIGHT = 480; // 垂直同步时序 parameter V_SYNC_START = 1; parameter V_SYNC_END = 10; parameter V_BACK_PORCH = 33; parameter V_ACTIVE = 480; parameter V_FRONT_PORCH = 10; // 水平同步时序 parameter H_SYNC_START = 1; parameter H_SYNC_END = 96; parameter H_BACK_PORCH = 48; parameter H_ACTIVE = 640; parameter H_FRONT_PORCH = 16; always @(posedge clk) begin // 复位信号 if (rst) begin v_cnt <= 0; h_cnt <= 0; vga_hsync <= 1; vga_vsync <= 1; vga_r <= 0; vga_g <= 0; vga_b <= 0; end else begin // 垂直同步计数器 if (v_cnt >= HEIGHT + V_SYNC_START + V_SYNC_END + V_BACK_PORCH + V_ACTIVE + V_FRONT_PORCH - 1) begin v_cnt <= 0; end else begin v_cnt <= v_cnt + 1; end // 水平同步计数器 if (h_cnt >= WIDTH + H_SYNC_START + H_SYNC_END + H_BACK_PORCH + H_ACTIVE + H_FRONT_PORCH - 1) begin h_cnt <= 0; end else begin h_cnt <= h_cnt + 1; end // 垂直同步信号 if (v_cnt < V_SYNC_START || v_cnt >= HEIGHT + V_SYNC_START + V_SYNC_END) begin vga_vsync <= 1; end else begin vga_vsync <= 0; end // 水平同步信号 if (h_cnt < H_SYNC_START || h_cnt >= WIDTH + H_SYNC_START + H_SYNC_END) begin vga_hsync <= 1; end else begin vga_hsync <= 0; end // 红色信号 if (h_cnt >= H_SYNC_START + H_BACK_PORCH && h_cnt < H_SYNC_START + H_BACK_PORCH + H_ACTIVE && v_cnt >= V_SYNC_START + V_BACK_PORCH && v_cnt < V_SYNC_START + V_BACK_PORCH + V_ACTIVE) begin vga_r <= 8'hFF; end else begin vga_r <= 0; end // 绿色信号 if (h_cnt >= H_SYNC_START + H_BACK_PORCH && h_cnt < H_SYNC_START + H_BACK_PORCH + H_ACTIVE && v_cnt >= V_SYNC_START + V_BACK_PORCH && v_cnt < V_SYNC_START + V_BACK_PORCH + V_ACTIVE) begin vga_g <= 8'hFF; end else begin vga_g <= 0; end // 蓝色信号 if (h_cnt >= H_SYNC_START + H_BACK_PORCH && h_cnt < H_SYNC_START + H_BACK_PORCH + H_ACTIVE && v_cnt >= V_SYNC_START + V_BACK_PORCH && v_cnt < V_SYNC_START + V_BACK_PORCH + V_ACTIVE) begin vga_b <= 8'hFF; end else begin vga_b <= 0; end end end endmodule ``` 这个代码使用了一个简单的计数器，用于生成VGA信号的水平和垂直同步信号、RGB颜色信号。你可以根据需要修改分辨率、时序和颜色信号。注意在使用之前需要先了解Nexys4 DDR板子的VGA接口规格。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

sunvally

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值