![](https://img-blog.csdnimg.cn/20201014180756918.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字后仿
文章平均质量分 80
后仿基础知识
sunvally
这个作者很懒,什么都没留下…
展开
-
Memory Testing: MBIST, BIRA & BISR | An Insight into Algorithms and Self Repair Mechanism
原文链接:https://www.einfochips.com/blog/memory-testing-an-insight-into-algorithms-and-self-repair-mechanism/Deep submicron devices contain a large number of memories which demands lower area and fast access time, hence, an automated test strategy for such des转载 2023-12-29 15:20:01 · 359 阅读 · 0 评论 -
Verilog delay modeling
【代码】Verilog delay modeling。转载 2023-12-08 14:40:58 · 53 阅读 · 0 评论 -
Delay Models in Verilog
【代码】Delay Models in Verilog。转载 2023-12-08 14:22:06 · 50 阅读 · 0 评论 -
verilog delay mode
【代码】verilog delay mode。转载 2023-12-08 14:17:23 · 96 阅读 · 0 评论 -
The $sdf_annotate system task
原文链接:The $sdf_annotate system taskSyntaxArguments“”Examples。转载 2023-12-08 09:40:46 · 73 阅读 · 0 评论 -
【仿真】后仿真中的notifier是奏啥滴!
可见,不管是否使用“+no_notifier”都不会影响违例信息的产生和报出,虽然使用“+no_notifier”可以避免标准单元输出不定态,但是这样就存在一个潜在的问题,因为标准单元此时输出为确定的状态,确定的状态一般也就不会影响后续电路的执行,从而如果忽略log文件将会很容易遗漏一些违例信息,为此从严谨的角度出发,除了仿真波形直观的反应以外,必须对于后仿真的log文件中的违例信息进行详细的筛查。Notifier在英文中的意思是通知人、通告人,在后仿真过程中他的作用就跟他的英文意思一样。转载 2023-12-08 09:19:25 · 469 阅读 · 2 评论 -
Inertial vs Transport Delays(惯性延迟vs传输延迟)
原文链接:VHDL can model two types of delay in a component:Transport delays are typically used to synchronize timing between VHDL processes and to model systems at high levels where inertial delay effects are ignored.原创 2023-12-07 09:08:30 · 174 阅读 · 0 评论