Calibre物理验证技术点滴 （上）

最新推荐文章于 2024-07-15 14:19:27 发布
最新推荐文章于 2024-07-15 14:19:27 发布
阅读量1.7w 收藏 258
点赞数 21
分类专栏： 工具 文章标签： calibre LV DRC
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/i_chip_backend/article/details/112182146
版权

在版图的世界里，无论你是使用S家的还是C家的流程，大部分人在最后一道关口：物理验证上都会遇到M家（现在已经归于Simense帐下）的Calibre大神了，犹如守门员一样掌控着最后一道关口：
在这里插入图片描述
在物理验证的领域里，Calibre说第二，没有人敢说第一。就此论，历史上还有一段Dracula和Calibre的交锋的佳话，这里我们暂且按下不表，以后有机会再聊往事。今天，还是以技术工程师身份一起走进物理验证的这道大门。

物理验证是什么东东？

物理验证通常有两个简写

  • LV：layout verification
  • PV：physical verification

没有本质区别，只是习惯不同而已，所以在日常沟通的时候，如果一言不合，一定要再试试第二言哦。
物理验证：基于设计的GDS（Graphic Data System，目前是第二代GDS，一般也会写作GDSII，已经成为业界的标准格式了。GDS的第一版基本作古，现在的提到的GDS其实都是指的是GDSII了，目前的版权属于C家），使用RSF（Run-Set-File）的物理规则描述文件对GDS版图进行检查。常用的工具有Calibre、ICV等，比较老的工具有Hercules，Dracula等。如前述，目前比较通用就是Calibre了。随着先进工艺的不断演进，最近几年S家也开始追随工艺趋势在LV市场上发力，ICV（IC Validation）就是S家最近几年在先进工艺领域力推的physical signoff 工具。在过往常用的工艺里边，大部分的RSF都是基于Calibre的SVRF（Standard Verification Rule Format）、TVF（Tcl Verification Format）语法格式的，可见Calibre在业界悠久的影响力。
随着工艺节点的越来越小，芯片的GDS数据量越来越大，为了便于文件传输，产生了OASIS（Open Artwork System Interchange Standard）格式，文件更小传输更便捷，也是SEMI力推的下一代版图数据格式，用于替代已经服役30多年的GDS格式。

物理验证的分类

基于版图数据的特点，物理验证主要分为两个方向

  • 物理多边形检查
  • 电气性能检查

对应到日常工作是如下的分类：

  • 物理多边形检查
    • DRC
    • Antenna
  • 电气性能检查
    • LVS
    • ERC

对于Calibre工具而言，也有对应的命令选项描述

  • calibre -drc
  • calibre -lvs
    除此之外，calibre还有一个大招，就是层次化（hierarchy）验证模式，这是一个非常强大的功能，对于run-time有明显的提高。
    在这里插入图片描述
    需要强调一点，Calibre是可以完成物理验证的工作，但是Calibre还可以完成其他非物理验证的工作，譬如：metal fill的插入、版图XOR的检查、DFM/Yield增强、版图GUI查验和简单编辑等等，从原理上讲，主要是基于上述两个大分类想的边沿化拓展。

Calibre的使用之道

LV 简明流程

对于版图编辑，相信更多的人会使用Viutuso，但是对于版图查看，自动化处理，以及版图检查calibre是不错的选择。Calibre对于GDS图案配置、图层切换、DRC高亮显示以及GDS自动化处理等操作的支持都很优秀。下面就一起来看一看calibre的日常使用之道吧。

  1. 数字（ICC/innovus）模拟（Virtuso）版图工具导出的GDS
  2. 使用calibre进行GDS初处理
    - GDS merge
    - dummy fill insertion
    - 添加标签或者某些特殊版层，譬如：创建GDS标记的文本
  3. 使用Calibredrv （DESIGNrev）进行肉眼速查
  4. 基于工艺的RSF对版图质量检查
  5. 再第三步骤的Calibredrv里边，唤起RVE(Results Viewing Environment)，加载版图检查结果，找到问题原因，在APR工具里边进行相应的修复，并导出GDS
  6. 重复步骤1~5，直至所有的物理验证结果正确无误，而后触发最终的TO

上述的步骤，在实际的工作中主要会用到两个工具

  • calibre
    • 用于基于RSF的版图物理验证
  • calibedrv
    • 主要用于版图查看和基于版图的命令行化的自动化操作
    • 可以通过唤起RVE来关注版图验证结果的高亮和标注等

RSF的使用和技巧

Calibre的版图检查需要使用遵循SVRF语法规则的RSF，由于RSF（通常也被FAB称为 Decker）都是基于工艺和FAB的流片需求，用户是不用干预里边的细节配置，但是全局的配置是需要小心维护，这里以用户的DRC RSF为例：
在这里插入图片描述
基于工作方便，用户可以创建类似上述例子RSF wapper可以实现对主要部件的自定义配置和调整

命令释义
LAYOUT SYSTEM GDSII标注数据库数据类型
LAYOUT PATH “design.gds”主文件路径
LAYOUT PRIMARY “design”顶层设计名
DRC RESULTS DATABASE “drc.db” ASCII文本格式的DRC结果文件路径
DRC SUMMARY REPORT “drc_results.rpt”DRC 报告文件路径
DRC MAXIMUM RESULTS ALLDRC结果记录数量配置
INCLUDE “drc.rsf”工艺主DRC RSF路径定义

前边的项目都是需要用户自行配置，最后一个是FAB的提供的DRC RSF。使用RSF wrapper的好处是，项目里边多个用户可以使用本地的RSF wrapper去配置自己设计的具体需求，主RSF还是引用项目的signoff RSF即可。项目的signoff RSF有专业人员进行维护，确保项目的物理检查规则安全性。
对于工艺的DRC RSF文件里边，这里也分享一下里边的全局关键配置：

  • 版层的选择
    T家的版层命名有一定的规则，一般会分为以下几类，此类命名方式，对于老用户是非常友好，这里手动给T家点赞！
层次描述
M1第一层metal，一般用于BE和FE layer层次的连接用
Mx从第二层开始的内层绕线层
Mz芯片的最高层选项一
My芯片的最高层选项二
Mr芯片的最高层选项三
Mu芯片的最高层选项四
RDL重分布绕线层，可以和PA进行连接

用户在检查DRC的时候，需要使用和设计版层配置一致的RSF，譬如项目选择的是九层结构，一层M1，内层五层，两层My和一层Mz，FAB通常是根据版层配置提供的RSF，那么用户需要选择如下版层结构的的RSF：

	9M_5X2Y1Z.drc.rsf
  • RDL的选择
    RDL的全称是 ReDistributionLayer，是一个可以灵活配置厚度的版层，和最高层是可以分开对待的。所以在选择完对应版层结构的RSF以后，需要在RSF里边配搭合理RDL厚度。例如下图所示，请打开对应RDL厚度的选项来保证和项目的匹配
    在这里插入图片描述
  • 工艺节点的选择
    和日常项目一样，工艺也是一代一代的迭代，所以在RSF里边可以看到一些痕迹，这时候在RSF的全局选择上，需要正确选择你的工艺节点，如下图所示，按照需要打开对应的工艺节点，进行合理的检查：
    在这里插入图片描述
    RSF的描述除过可以基于SVRF语法外，也可以通过TVF语法格式进行发布。TVF是支持TCL语言、可编程友好的语法格式，在复杂的环境中应用起来更为灵活，对于版层多分枝的RSF也可以使用TVF进行灵活打包。为了让最终用户使用到专一的RSF，calibre也支持TVF到SVRF的转换，确保项目使用的SVRF/RSF的一致性，可以有效避免误操作。
  • 全芯片（full-chip）配置
    在扁平化设计里边，就一种版图格式，那就是全芯片，在层次化的版图设计里边，只有一个是全芯片，其他都是模块级别。通常，全芯片和模块级别在物理层面会有如下的区别
项目全芯片模块级别
PAD ringYesNA
seal ringYesNA
边角斜切影响YesNA
边界密度（boundary density）YesNA
BUMPYesNA

注意这里罗列是版图里的异同，但并非所有的项目都会被RSF的full-chip配置所覆盖，具体的情况还需要具体分析，但是有一条必须铭记，全芯片级别的LV，一定需要打开下列选项！
在这里插入图片描述

  • Calibre的层次化验证
    上文有提到，在calibre里边的DRC、LVS有扁平化和层次化两种验证方法，层次化的方法效率高，主要是得益于GDS里边的层次化结构，以下图为例
    在这里插入图片描述
    可以看到，GDS里边的结构树是看不到具体的实例化信息的，只有具体的design名称和与top-design的层次关系，除过top-design，所有的design都是平级的。在calibre -hier的命令里边，工具对于整个设计是以desing为对象进行验证，runtime有明显的提升。

本章词汇

词汇释义
CalibreMentor公司的版图验证工具
RSF版图验证工具规则描述文件的统称，也被称作DRC Decker
calibredrvcalibre DESIGNrev，用于版图GUI查看
calibreRVEResults Viewing Environment，版图验证结果查验工具
SVRFStandard Verification Rule Format， RSF文件语法规范之一
TVFTcl Verification Format，RSF文件语法规范之一
GDSGraphic Data System，业界流行的版图文件格式
OASISOpen Artwork System Interchange Standard，下一代版图文件格式的有力竞争者
RDLReDistributionLayer，重分布绕线层

【敲黑板划重点】

在这里插入图片描述
基于物理图形和电气性能验证的Calibre功能是非常强大的，它的周边衍生产品不下30个，对大家来说常用的也就两三个，理解calibre的基本工作原理就显得比较重要了。把控好RSF的配置，控制好LV的质量，从calibre的RVE里边找到问题的根源，快速高效的得到可以流片的GDS，才可以有效体现calibre的价值！

读者须知：处于表达方便和技术保密条例，上述技术细节描述可能会存在转义或别名，请读者周知和理解

艾思芯片设计
关注
  • 21
    点赞
  • 踩
  • 258
    收藏
    觉得还不错? 一键收藏
  • 4
    评论
专栏目录
Calibre DRC
m0_61544122的博客
05-28 1万+
calibre DRC的运行方法，包括merge gds和加用dummy rule加dummy的方法
LVS技巧，不好修改你的rule，有更好的办法
graymount的博客
04-13 6216
前文提要：前文总结lvs的提速技巧，包括如何进行多cpu并行计算，以及将layout netlist抽取与lvs check进行分离，加快debug循环，优化hcell list 等方法...
svrf-csharp：Svrf API的C＃客户端库
02-06
SVRRF C＃SDK Svrf的API可让您使用第一个也是最大的搜索引擎为您的项目或应用程序增添更多的沉浸式体验。 我们使任何开发人员都能轻松地将高度身临其境的体验与各种应用程序融合在一起：虚拟现实，增强现实，混合现实，移动和Web。 请参阅我们的以开始使用！ 产品特点 简单身份验证：轻松管理您的Svrf API身份验证令牌。 全面搜索：整个Svrf沉浸式体验目录。 使用各种“ 进一步完善您要查找的内容，使您可以搜索具有特定分辨率的360张照片，视频，面部滤镜或媒体。 趋势媒体：在Svrf上获取当前的非常容易。 趋势媒体是我们的策展人认为是该平台上最有趣的媒体。 您可以使用 进一步限制
Calibre DRC和LVS验证总结材料
02-03
Calibre DRC和LVS验证总结材料
Module1 Basic Concepts
最新发布
yesoili的专栏
07-15 996
Layer derivation 层定义产生polygon产生edge产生edge segment连接性抽取识别layout中的电气链接区域器件识别从几何中识别devicetxt 标签将标签名分布给内部net连接点，在source和layout之间。层定义block 一些 cell产生结果指定filename和获取result的数据类型控制report文件控制DRC 的输出文件处理控制哪里去找到输入输出的文件。
【caffe学习笔记】layer层简介
Wonder233的学习博客
02-28 1027
layer层的作用 Caffe十分强调网络的层次性，数据输入，卷积，非线性变换（ReLU等），网络连接，损失函数计算等操作都由一个Layer来实现。 layer是网络的基本单元，由此派生出各种层类。创建一个caffe模型只需要定义一个prototxt文件即可。也可以通过修改layer或增加自己layer来实现自己的模型。 要创建一个Caffe模型，需要在协议缓冲区定义文件（prototxt）
Calibre物理验证技术点滴 （下）
i_chip_backend的博客
02-03 1万+
高颜值的GUI后面是更为强大的命令函引擎
Calibre物理验证技术点滴 （中）
热门推荐
i_chip_backend的博客
01-30 2万+
玩转calibredrv，优雅灵活的浏览GDS视图的方方面面
数字后端缩写
cfhsin的博客
05-25 1866
原文链接：https://blog.csdn.net/qq_36480087/article/detAIls/111225266 CPF: common power format，低功耗设计文件，指定多电压域及power gating等信息。 Lib：liberty interchange format，描述工艺库中cell的时序和功耗信息的文件 Lef：Library exchange format，描述std cell的物理信息，包括形状，尺寸，出pin的位置及金属层，不可布线区域OBS等。.
版图DRC扫描线法的实现
heart_aouyh的博客
11-18 3044
1、版图设计规则检查（DRC） 1.1  设计规则检查概述 IC设计逻辑电路最终需要以GDSII等版图文件格式交于Foundry厂商进入工艺生产线，版图是一组相互套合的图形，各层版图对应各自光刻工艺下的掩膜版图形，不同工艺水平下光刻掩膜版的设计规则也不尽相同。DRC文件即综合考虑电学性能与可靠性限制，按照工艺过程所要求的复杂限制来描述版图几何图形关系的规则文件。线宽、间距和覆盖规则是DRC文
Standard Verification Rule Format_201404
09-09
This document is for information and instruction purposes. Mentor Graphics reserves the right to make changes in specifications and other information contained in this publication without prior notice, and the reader should, in all cases, consult Mentor Graphics to determine whether any changes have been made. The terms and conditions governing the sale and licensing of Mentor Graphics products are set forth in written agreements between Mentor Graphics and its customers. No representation or other affirmation of fact contained in this publication shall be deemed to be a warranty or give rise to any liability of Mentor Graphics whatsoever.
svrf-java-client：SVRF API的Java客户端库
02-06
svrf-client-SVRF API的Java客户端库 有关更多信息，请访问 入门 SVRF的API使您可以使用第一个也是最大的搜索引擎为您的项目或应用程序增添更多的沉浸式体验。 我们使任何开发人员都能轻松地将高度身临其境的体验与各种应用程序融合在一起：虚拟现实，增强现实，混合现实，移动和Web。 SVRF API文档可从。 要求 构建API客户端库需要： Java 1.7以上 Maven / Gradle 安装 Maven用户 将此依赖项添加到项目的POM中： < dependency> < groupId>com.svrf</ groupId> < artifact
Calibre user manual.pdf
02-07
calibre user manual, 介绍如何用calibre,LVS,DRC,PEX。先copy .cdsinit在terminal下鍵入Source .cdsinit ，即完成calibre的環境設定了。之後再進入icfb 下的 layout view，找尋calibre的連結即可使用。
用calibre比较两个Layout
12-09
有时候需要将两个Layout进行比较，看它们有哪些不一样。以前在用calibre时，还要写一个command file，特别是layer map需要改变，特别繁琐干脆就用calibre tcl写了个script，直接比较，一步到位，省去了不少的麻烦。贴到这里来跟大家共享，嘿嘿，我在这里学到了不少的东西，当然自己也要贴些东西上来呀#!/bin/sh -f#The next line starts to use calibre \exec $MGC_HOME/bin/calibredrv "$0" "$@"if { $argc != 2 } { puts stdout "ERROR:USA
单片机与DSP中的基于Calibre 工具的系统级芯片物理验证
12-09
在现代集成电路设计中，系统级芯片（System-on-Chip，SoC）的复杂性和规模持续增长，这使得物理验证过程成为确保设计...随着技术的进步，物理验证工具如Calibre将持续扮演着优化设计流程、保证SoC成功实现的关键角色。
基于Calibre 工具的系统级芯片物理验证
02-03
在设计的各个层次上所需运行的验证也相应增多，DRC和版图与电路图(LVS)的对比检查变得越来越重要，它对于消除错误、降低设计成本和减少设计失败的风险具有重要作用，本文介绍了基于Calibre工具的DRC和LVS验证方法。...
Calibre验证工具使用指南
02-03
Calibre 验证工具使用指南 Calibre 验证工具是业界广泛使用的设计自动化工具，用于验证集成电路设计的正确性。下面是 Calibre 验证工具使用指南的详细说明： Calibre 验证工具简介 Calibre 验证工具是 Cadence ...
MENTOR_利用 CALIBRE NMLVS-RECON 技术加快上市速度：电路验证新范式-综合文档
05-23
本文将深入探讨MENTOR公司推出的CALIBRE NMLVS-RECON技术，这是一种创新的方法，旨在加速电路验证过程，从而帮助设计团队缩短产品上市时间。 **CALIBRE NMLVS-RECON技术** CALIBRE NMLVS-RECON是MENTOR Graphics...
Visual Format Language语法的简单学习
lifreshman的专栏
09-29 1244
转自：http://blog.csdn.net/dongbaojun_ios/article/details/12650831
编写通用的calibre验证电路esd缺陷的perc rule编写
05-23
为了编写通用的calibre验证电路esd缺陷的perc rule，我们需要遵循以下步骤： 1. 确定需要验证的ESD缺陷类型，例如：电压过高、电流过大等。 2. 确定验证电路的设计规范，包括电源电压、输入电压等。 3. 编写验证电路的SPICE模型，包括元件模型和连接方式。 4. 在SPICE模型中添加ESD缺陷，并设置缺陷参数。 5. 使用calibre进行电路验证，生成DRC规则。 6. 编写PERC规则，用于检测ESD缺陷。 7. 将PERC规则添加到calibre验证流程中，并运行验证。 以下是一个示例PERC规则，用于检测ESD缺陷： ``` // ESD voltage check rule "ESD_Voltage_Check" { // Check for voltage above 20V if ((esd_volt > 20) && (esd_type == "voltage")) { // Flag the error flag_error(); } } // ESD current check rule "ESD_Current_Check" { // Check for current above 10A if ((esd_current > 10) && (esd_type == "current")) { // Flag the error flag_error(); } } ``` 在这个示例中，我们设置了两个规则，一个用于检测电压过高，另一个用于检测电流过大。在每个规则中，我们通过比较ESD缺陷的参数值来检测缺陷。如果缺陷被检测到，我们通过调用flag_error()函数来标记错误，以便后续处理。 请注意，这只是一个示例规则，实际的规则可能会根据验证需求和电路设计进行调整。
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值