INVS利用gatearray实现post-mask的function ECO

于 2024-06-22 19:47:13 发布
阅读量703 收藏 13
点赞数 11
文章标签： innovus postmask ECO
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/i_chip_backend/article/details/139887179
版权

随着现代IC的设计发展，设计的规模和复杂度逐步增加，对于验证完备性的挑战越来越大，加之TO的时间压力，芯片设计通常会出现下列的场景：

  • 芯片回片一次点亮
  • 大部分的case都可以顺利通过
  • 小部分的功能需要修正

对于重要的特性三，用户可以选择gatearray的cell高效的完成这一个任务。闲言少叙，ICer GO！

image-20240622194114791

由于·硬件设计天然的特性，大部分芯片都会有reversion的计划，有时候也被称作engineering sample# （ES1，ES2，etc.）。产品的迭代效率通常都是reversion的重要因素，所以基于TO数据的bug高效修复（迭代快，成本可控）的要求就显得极为重要。

TO数据space cell方式

基于前端设计经验，在芯片里边规律性的撒一些spare cell，作为后续版本的bug修复使用，但是这种方法局限性比较大：

  • Spare cell的难以匹配设计修改的要求：
    • 功能不全：对于bug，通常都具有未知性，很难做到有的放矢，spare cell的功能经常被bug fix人员诟病功能不完备
    • 距离不合适：bug修复需求的物理位置和spare cell的位置相去甚远，
      • 绕线挑战大，可能会占用很多的metal 资源，导致postmask metal fix的mask费用很高，周期很长
      • 时序挑战：太远的距离，导致transiton/cap都有新的变化，甚至需要使用更多的器件实现setup/hold的修复，都是潜在的时序挑战
  • Spare cell对资源的浪费
    • 放置资源：spare cell会切实的占用std-cell的某些区域，为保证分布性，spare cell通常位置较为固定，这个对于APR flow的数据优化会产生一定程度上的不利影响
    • 绕线资源：spare cell的input 都需要tie connection（防止栅极浮空被击穿），这些tie connection也是对绕线资源的消耗。

所以，实际芯片的funciton bug ECO的时候，眼睁睁的看着分布式的spare cell，就是用不起来，只能干瞪眼。心里默念，要是当时在某某区域多撒点某某cell该多好啊。像极了学生时代拿到成绩的我们：要是考前把那个啥多看看，这部又能提高几分。永远的如果，永远的下一次，反反复复无穷尽啊！

gatearray方式的特点和用法

为了缓解这种问题，现在的std-cell开发商，在提供标准的std-cell库的基础上，也会提供给用户用于post-mask的ECO 库，由于设计结构的原因，这个库通常被称为：std-cell gatearray 库。是一种类似乐高积木的拼接方式来完成std-cell的构建。

ECO 库的特点

基于gatearray设计的ECO库，所有的cell的版图，都是使用基础单元搭建起来的（gate），然后通过更改metal的方式来实现不同的功能，这个·和传统的std-cell的设计思路是完全不同的。

只要是等宽的ECO cell，cell之间通常只有一层或两层metal不同，意即：只改动metal就可以实现功能变化。譬如下例：等宽度的ECO filler cell 和FILLER cell的GDS比对XOR：

可以看到：ECO filler cell和ECO function cell只有M1不相等（baselayer 是完全一样的），具体XOR区别见下图：

这样就可以通过嗲用芯片里边现有的ECO filler cell，基于用户需求，改变有限的metal层，从而实现任意功能的转化，

  • ECO filler -> ECO function cell
  • ECO function cell -> ECO filler

ECO 库的postmask bug fix 的应用流程

postmask的改版，最麻烦的当属功能修正，如果想更换一个cell的功能，通常要动到baselayer和metallayer。但是基于gatearray的ECO库，则可以有效规避baselayer的改动，从而可以高效的完成postmask function bug fix。

ECO lib VS. std-cell LIB

在使用ECO库之前，先看一下ECO cell和普通std-cell的版图区别

在原本的std-cell和ECO库中挑选相同功能/驱动力的cell

  • INVX2
  • GAINVX2
版图差异

通过XOR，可以看到，这两个cell的画法是不太相同的

包括有源区，POLY区个connect去都不太一样（PS: cell boundary 是一样的）。基本可以判定，这样的cell就是不同设计需求的产物

时序差异

从lib上看，两者的面积是一样的，这个case的时序也是基本类似的：

ECO库的cell特点

为了有效的利用ECO库，通常都会提供各种功能的器件，同时为了降低ECO库的设计难度，通常会弱化对驱动力不要求。以当前case为例，相较std-cell 库，ECO拥有了常规的与或非门，FF等，驱动力有所限制：

FunctionECO lib驱动力Std-cell lib 驱动力
ANDX1/X2X1/X2/X3/X4/X6/X8
AND_into_ORX1X1/X2/X3
DELAYX1/X2X1
MUXX1/X2X1/X2/X3/X4/X6/X8/X12
NANDX1/X2/X3X1/X2/X3/X4/X6/X8
NORX1/X2X1/X2/X3/X4/X6/X8
ORX1/X2X1/X2/X3/X4/X6/X8
XNRX1/X2X1/X2/X3/X4/X6/X8
XORX1/X2X1/X2/X3/X4/X6/X8
INVX1/X2/X3/X4/X8X1/X2/X3/X4/X6/X8/X12/X16/X20
BUFFERX1/X2/X3/X4/X8X1/X2/X3/X4/X6/X8/X12/X16/X20
DFFX1/X2X1/X2/X4
ECO库的使用方法

为了方便GA（gatearray）进行功能替换，ECO 库将所有的cell分成两类：

  • FILLER
  • Function cell

由于所有的cell的base-layer都是一样的，那么这里可以利用这个特性实现postmask的function metal fix方法。

  1. 数据准备：
  • 在TO的数据库上使用ECO FILLER进行填充。
  • 在ECO FILLER不能覆盖的区域，使用common filler进行填充，确保NWELL的连续
  1. 功能修复
  • 基于芯片测试结果，出具bug fix方案
  • 使用ECO function cell构建相关ECO的脚本
  1. ECO cell 置换
  • 在具有ECO FILLER填充的数据库中带入上述ECO脚本
  • 使用ecoPlace方法，完成对与ECO function cell的器件替换

INVS会使用满足ECO function cell宽度的ECO filler区域，完成这个替换

  1. 版层变动验证

导出GDS，使用GDS XOR工具，确保bug fix后的GDS和原始GDS只有metal layer的差异

  1. 完成绕线：在APR工具里边完成绕线

  2. 对数据和进行timing、LV和power的签收验证

  3. 使用最终的数据库再次和原始TO的GDS进行XOR比对：出具版层变动的差异信息。触发新的TO

对于上述流程有以下几点需要注意：

  • 设计人员需要使用ECO lib里的function cell进行bug fix
  • ecoPlace的动作比较关键，用户需要仔细查验这个动作的日志和数据库。步骤如下：
    • 删除现有所有的ECO filler
    • 将ECO function cell放置到相连接cell的附近
    • 恢复之前ECO filler的位置，在改动的区域，对于ECO filler cell做出做适当调整

INVS将原先的GA_FILLERX4置换成：GA_FILLERX2 + GA_INV，完成了一次post-mask的function ECO动作。通过XOR查验。整个芯片只有这里的metal发生变化，其他的部位都没有变化，符合post-mask的metal fix的设计预期

PS：具体INVS的流程脚本会上传到星球，请各位按需取拿

【敲黑板划重点】

image-20240503184222477

利用gatearray修复postmask的function bug，事半功倍！

参考资料

Cadence Innovus User Guide

艾思芯片设计
关注
  • 11
    点赞
  • 踩
  • 13
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
FPGA——数字电路崛起的新星
HongkeFPGA的博客
09-18 2684
FPGA简介 　　FPGA（Field Programmable GateArray）于1985年由xilinx创始人之一Ross Freeman发明，虽然有其他公司宣称自己最先发明可编程逻辑器件PLD，但是真正意义上的第一颗FPGA芯片XC2064为xilinx所发明，这个时间差不多比摩尔老先生提出著名的摩尔定律晚20年左右，但是FPGA一经发明，后续的发展速度之快，超出大多数人的想象，近些年的FPGA，始终引领先进的工艺。 FPGA的基本特点 相较于传统的集成芯片，FPGA具有如下特点： 　　.
FPGA试题四
spartan6的博客
11-13 7974
＊1，下列关于亚稳态描述错误的是（D）。 A、电路处于中间状态的时间变长，使得电路“反应＂迟钝的现象，叫做亚稳态 B、对于单比特控制信号采用二级触发器缓冲，可以几乎消除亚稳态 C、对于多比特数据可以采用握手的方式来消除亚稳态 D、异步FIFO不能用于解决亚稳态问题 ＊2，下列优化方法中哪两种是提高运行速度（速度优化）方法: （D）。 ①流水线设计②资源共享③逻辑优化④串行化⑤寄存器配平⑥关键路径法 A、15 B、23 C、26 D、16 ＊3.在FPGA设计中对时钟的使用错误的是（A）。 A、对时钟进行逻辑
软件工程物联网方向嵌入式系统复习笔记--嵌入式系统硬件平台
liufang_imei的博客
04-29 1107
运行频率高达1.2GHz，包括单核、双核、四核产品内部含有32KB的一级指令和数据缓存、256KB到1MB的二级缓存支持1080P60解码、1080P30编码和高清视频播放，出色的3D图形性能支持OpenCL96K启动ROM、16K加密RAM、128个GPIO口独立2D/3D加速引擎，支持立体图像传感器3D成像，支持高仿真3D游戏集成HDMI、SD、USB 2.0、千兆以太网、SATA、PCIe、MIPI及FlexCAN全面的安全功能，包括密码算法加速器、高可靠性引导程序和防篡改保护。
三相可编程电压源matlab谐波,基于FPGA的谐波电压源离散域建模与仿真-可编程逻辑-与非网...
weixin_32218639的博客
03-17 745
引言近年来，由于电力电子装置等非线性负荷的大量增加，电力系统的谐波污染越来越严重，严重地影响了电能计量的准确性和合理性，由此导致的纠纷也屡见不鲜。因此，研究用于电能计量的谐波电压源装置，对电能计量有着非常重要的意义。要求用于电能计量的谐波电压源能模拟21次内任意谐波的叠加，因此对采样频率要求较高。目前，绝大多数谐波电压源装置采用开关功率放大器作为主电路，利用数字信号处理器(DigitalSigna...
学习日记——FPGA入门基础
quanqueen的博客
11-08 3059
一、FPGA基础概念 1、FPGA是什么 FPGA 就是“可反复编程的逻辑器件”。 FPGA（Field Programmable GateArray）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA 取自 Field Programmable Gate Array 这四个英文单词的首个字母，译为“现场（Field）可编程（Programmable）逻辑阵列（
数字IC设计工程师笔试面试经典100题
zlgybz的博客
05-11 9804
本文来自芯社区，谢谢。 1：什么是同步逻辑和异步逻辑？   同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。   同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入x有无变化，状态表中的每个状态都是稳定的。   异步时序逻辑电...
数字ic设计笔试知识点（自用）
weixin_46388814的博客
04-17 541
！转载过多位博主文章。
ALtera DE2开发板学习
程序狗的成长之路
03-19 1582
由于ROM具有断电后信息不丢失的特性，因而可用于计算机启动用的BIOS芯片。EPROM、EEPROM和Flash ROM(NOR Flash 和 NAND Flash)，性能同ROM，但可改写，一般读比写快，写需要比读高的电压，（读5V写12V）但Flash可以在相同电压下读写，且容量大成本低，如U盘MP3中使用广泛。在计算机系统里，RAM一般用作内存，ROM一般作为固件，用来存放一些硬件的驱动程序。 CPLD采用CMOS EPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度
9.19 verilog学习
weixin_42219690的博客
09-19 2723
9.19verilog100题学习8.FPGA和CPLD的区别？9：锁存器（latch）和触发器（flip-flop）区别？10：FPGA芯片内有哪两种存储器资源？11：什么是时钟抖动？12：FPGA设计中对时钟的使用？（例如分频等）13：FPGA设计中如何实现同步时序电路的延时？14：FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项？15：Xilinx中与全局时钟资源和DLL...
EDA/PLD中的基于FPGA的等精度频率计的设计与实现
12-13
摘 要：利用等精度测量原理，通过FPGA运用VHDL编程设计一个数字式频率计，精度范围在DC～100 MHz，给出实现代码和仿真波形。设计具有较高的实用性和可靠性。  关键词：FPGA；等精度；频率计；VHDL   现场可...
基于FPGA的VRLA蓄电池测试系统设计
01-19
现场可编程门阵列FPGA(Field Programmable GateArray)属于ASIC产品，通过软件编程对目标器件的结构和工作方式进行重构，能随时对设计进行调整，具有集成度高、结构灵活、开发周期短、快速可靠性高等特点，数字设采用...
EDA/PLD中的基于FPGA的VRLA蓄电池测试系统设计
12-07
现场可编程门阵列FPGA(Field Programmable GateArray)属于ASIC产品，通过软件编程对目标器件的结构和工作方式进行重构，能随时对设计进行调整，具有集成度高、结构灵活、开发周期短、快速可靠性高等特点，数字设采用...
基于FPGA和LabVIEW的任意波形发生器设计.doc
07-04
FPGA是英文Field Programmable GateArray的缩写，即现场可编程门阵列。它是作为专用集成电路领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA采用了逻辑...
JAVA实践期末复习题.docx
07-10
JAVA实践期末复习题.docx
C4D修复缩略图-放在C4D根目录右键管理员运行修复缩略图
07-10
C4D修复缩略图-放在C4D根目录右键管理员运行修复缩略图
基于单片机的红外测油仪的研究
07-09
水资源是人类社会的宝贵财富，在生活、工农业生产中是不可缺少的。随着世界人口的增长及工农业生产的发展，需水量也在日益增长，水已经变得比以往任何时候都要珍贵。但是，由于人类的生产和生活，导致水体的污染，水质恶化，使有限的水资源更加紧张。长期以来，油类物质(石油类物质和动植物油)一直是水和土壤中的重要污染源。它不仅对人的身体健康带来极大危害，而且使水质恶化，严重破坏水体生态平衡。因此各国都加强了油类物质对水体和土壤的污染的治理。对于水中油含量的检测，我国处于落后阶段，与国际先进水平存在差距，所以难以满足当今技术水平的要求。为了取得具有代表性的正确数据，使分析数据具有与现代测试技术水平相应的准确性和先进性，不断提高分析成果的可比性和应用效果，检测的方法和仪器是非常重要的。只有保证了这两方面才能保证快速和准确地测量出水中油类污染物含量，以达到保护和治理水污染的目的。开展水中油污染检测方法、技术和检测设备的研究，是提高水污染检测的一条重要措施。通过本课题的研究，探索出一套适合我国国情的水质污染现场检测技术和检测设备，具有广泛的应用前景和科学研究价值。 本课题针对我国水体的油污染，探索一套检测油污染的可行方案和方法，利用非分散红外光度法技术，开发研制具有自主知识产权的适合国情的适于野外便携式的测油仪。利用此仪器，可以检测出被测水样中亚甲基、甲基物质和动植物油脂的污染物含量，为我国众多的环境检测站点监测水体的油污染状况提供依据。
计算机试卷7.doc
最新发布
07-10
### 内容概要 《计算机试卷1》是一份综合性的计算机基础和应用测试卷，涵盖了计算机硬件、软件、操作系统、网络、多媒体技术等多个领域的知识点。试卷包括单选题和操作应用两大类，单选题部分测试学生对计算机基础知识的掌握，操作应用部分则评估学生对计算机应用软件的实际操作能力。 ### 适用人群 本试卷适用于： - 计算机专业或信息技术相关专业的学生，用于课程学习或考试复习。 - 准备计算机等级考试或职业资格认证的人士，作为实战演练材料。 - 对计算机操作有兴趣的自学者，用于提升个人计算机应用技能。 - 计算机基础教育工作者，作为教学资源或出题参考。 ### 使用场景及目标 1. **学习评估**：作为学校或教育机构对学生计算机基础知识和应用技能的评估工具。 2. **自学测试**：供个人自学者检验自己对计算机知识的掌握程度和操作熟练度。 3. **职业发展**：帮助职场人士通过实际操作练习，提升计算机应用能力，增强工作竞争力。 4. **教学资源**：教师可以用于课堂教学，作为教学内容的补充或学生的课后练习。 5. **竞赛准备**：适合准备计算机相关竞赛的学生，作为强化训练和技能检测的材料。 试卷的目标是通过系统性的题目设计，帮助学生全面复习和巩固计算机基础知识，同时通过实际操作题目，提高学生解决实际问题的能力。通过本试卷的学习与练习，学生将能够更加深入地理解计算机的工作原理，掌握常用软件的使用方法，为未来的学术或职业生涯打下坚实的基础。
innovus解highfanout脚本
09-05
Innovus的"highfanout"脚本用于实现高驱动能力的电路，它可以帮助设计人员在芯片设计中优化电路的性能。以下是一个示例的"highfanout"脚本代码： ``` # Set up the environment source /cad/env/cadence_path.csh # Define the design and library files set design = top set library = my_lib # Read in the design and library read -technology $library.tech \ -library $library \ -format db \ $design.db # Set the optimization options set_optimization_options -net_weight 10 -cell_weight 100 -max_iterations 10 -max_fanout 10 # Run the highfanout optimization highfanout -verbose -min_fanout 0 -max_fanout 10 -min_load 0 -max_load 100 \ -min_wire_length 0 -max_wire_length 1000 -min_spacing 0 -max_spacing 1000 \ -min_skew 0 -max_skew 1000 -ignore_ce # Write out the optimized design write -format db -hierarchy -output ${design}_optimized.db ``` 在上面的示例中，我们首先设置了环境变量，然后指定了设计文件和库文件的路径。接着，我们使用"read"命令读入设计和库文件。然后，我们设置了优化选项，包括网络权重、单元权重、最大迭代次数和最大扇出等。最后，我们运行了"highfanout"优化，并指定了一些参数，如最小和最大扇出、最小和最大负载、最小和最大电线长度等。最后，我们使用"write"命令将优化后的设计写出。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值