INVS利用gatearray实现post-mask的function ECO

随着现代IC的设计发展，设计的规模和复杂度逐步增加，对于验证完备性的挑战越来越大，加之TO的时间压力，芯片设计通常会出现下列的场景：

• 芯片回片一次点亮
• 大部分的case都可以顺利通过
• 小部分的功能需要修正

对于重要的特性三，用户可以选择gatearray的cell高效的完成这一个任务。闲言少叙，ICer GO！

由于·硬件设计天然的特性，大部分芯片都会有reversion的计划，有时候也被称作engineering sample# （ES1，ES2，etc.）。产品的迭代效率通常都是reversion的重要因素，所以基于TO数据的bug高效修复（迭代快，成本可控）的要求就显得极为重要。

TO数据space cell方式

基于前端设计经验，在芯片里边规律性的撒一些spare cell，作为后续版本的bug修复使用，但是这种方法局限性比较大：

• Spare cell的难以匹配设计修改的要求：
  • 功能不全：对于bug，通常都具有未知性，很难做到有的放矢，spare cell的功能经常被bug fix人员诟病功能不完备
  • 距离不合适：bug修复需求的物理位置和spare cell的位置相去甚远，
    • 绕线挑战大，可能会占用很多的metal 资源，导致postmask metal fix的mask费用很高，周期很长
    • 时序挑战：太远的距离，导致transiton/cap都有新的变化，甚至需要使用更多的器件实现setup/hold的修复，都是潜在的时序挑战
• Spare cell对资源的浪费
  • 放置资源：spare cell会切实的占用std-cell的某些区域，为保证分布性，spare cell通常位置较为固定，这个对于APR flow的数据优化会产生一定程度上的不利影响
  • 绕线资源：spare cell的input 都需要tie connection（防止栅极浮空被击穿࿰