芯片杂谈001:综合面积与PR后芯片面积
1、Place&Routing后芯片面积与综合面积差异很大?
在完成Place&Routing后的芯片实际面积与综合面积差异很大,这是什么原因呢?
在综合时我们会得到模块的组合逻辑面积,时序逻辑面积以及RAM面积。这三种面积指的是单纯的逻辑与ram的面积,累加起来不是一个block的真实面积。实际上,逻辑单元之间会有间隔,数据连线排布也会占用面积,特别是大位宽的数据连线做MUX特别占面积。
因此如果需要通过综合面积估算PR后的芯片面积就需要考虑利用率的问题了,不同的芯片类型,组合逻辑,时序逻辑以及RAM面积利用率差异很大,即使在同一个芯片中,三者的利用率也各不相同。不过在完成Place&Routing后,我们可以通过计算得到整个芯片,三种不同逻辑的面积利用率。
2、一个简单的面积计算案例
| 组合逻辑 | 时序逻辑 | RAM |
综合面积mm2 | 0.21 | 0.22 | 0.5 |
面积利用率 | 0.3 | 0.35 | 0.8 |
PR后面积 | 0.7 | 0.628 | 0.625 |
PR后面积总和mm2 | 1.953 |
3、综合面积增加,实际芯片面积反而减少了?
在IC设计过程中,确实存在综合面积增加,实际芯片面积反而减少的情况,原因在于面积利用率提高了。比如说一个模块,有128组2048bit的数据总线做128选1的MUX,此种情况下,为了保证布线可行,就需要占用大量的面积。此时如果通过增加寄存器的方式,减少MUX的规模,比如从128MUX换成2个64mux,即使时序逻辑和组合逻辑的综合面积之和增加了,PR后面积也有可能会减少。因为数据线之间的间隔可以放置时序逻辑和组合逻辑。