如何从Process维度评估芯片面积

如何从Process维度评估芯片面积

文章右侧广告为官方硬广告,与吾爱IC社区无关,用户勿点。点击进去后出现任何损失与社区无关。

最近在小编知识星球上有不少星友问到工艺 Metal Stack 的相关问题。今天小编将从最基础的 Metal Stack 概念出发,详细解析在芯片规划前期如何去选择最佳的 Metal Stack。由于 Metal Stack 的选取影响到芯片的面积,因此小编又从 process 这个维度,进一步阐述了影响芯片面积的几大因素。

Metal Stack 介绍

Mx: First Inter-Layer Metal, 这类 metal 的最小宽度和最小间距均为 0.07um

My: Second Inter-Layer Metal, 这类 metal 的最小宽度和最小间距均为 0.14um

Three kinds of top-layter metal:

Mz™ : Top Metal pitch is 0.8um (W/S 最小值均为 0.4um)

My(2XTM): TOP Metal pitch 为 Mx pitch 的两倍(W/S 均为 0.14um)

Mr: Top Metal pitch 为 Mx pitch 的五倍(W/S 均为 0.5um)

下面所示的 metal stack 为 1P10M_5x2y2z。即共有 10 层 Metal,其中 6 层为一倍最小宽度(含 Metal1),4 层为 top metal。关于 metal stack 的介绍一般都在 foundary 提供的 design manual 中有详细的介绍。对于久经沙场的广大工程师来说,看到这个 metal stack,一眼应该就能看出这个是 TSMC 的工艺。

值得注意的是还有一层 AL 层是不包含在 10M 中的,这层是专门用来做RDL 走线的。对于不同的封装方式,这层的厚度要求是不一样的。一般情况 wire bond 的封装形式,AL 层要选用薄点的(flip chip 则相反)。至于原因请各位自行思考。

那么比如 Global Foundary 的 6U1x_1T8x_LB 这个 metal stack,它是共有几层 metal,以及有哪些宽窄 metal 呢?哪些层是可以用来绕线呢?

如何选 metal stack

当老板给你一个项目(指定工艺节点),让你来当 PM,你肯定需要去评估当前项目要用哪个 metal stack。这个过程绝对不是拍脑袋的过程,而是协同评估数字后端实现,封装设计的一个过程。因为 metal stack 的选取直接影响芯片成本,芯片的 IR drop,数字后端实现难易程度。

不知道大家平时看 ARM 发布的 GPU 或 CPU 的 Benchmark 时,都选用特别多的 metal layer。为什么呢?原因很简单,那就是实现会简单很多,而且他们做的东西往往都不是要拿去量产的。

试想下同样的 design,同样的面积,一个可用的 metal layer 层数为 10 层,另外一个可用的 metal layer 层数为 8 层,他们的实现难度会一样吗?因此,当我们听到别人说这个模块很好做,利用率可以做到很高,比如 85% 等等信息,其实是不能得出任何有用的信息(需要横向对比,需要在同一个维度对比,不能降维度做比较)。

  • Powerplan

主要原则为最高两层用来做 power mesh,这样IR drop会好点。这是因为高层 metal 的厚度比较厚,电阻较小。经常我们发现某条 path 的 timing 不够好,可以利用上高层金属小电阻的特性来做基于 layer optimization 的 timing 优化。

  • Signal route

最高两层被用来做 power net 后,能用于作为 signal route 的资源已经不多了。因此,需要考虑底层 metal 的绕线资源是否能够满足设计所要用的绕线资源。对于初次接触的新工艺或者新设计,需要去实践评估出一个合理的底层 metal layer 层数。

思考题: 如果将最高层的 metal(非 RDL)用来走信号线,会有什么影响?容易出现哪些问题?

7Track or 9Track

不同 Track 的 cell,它们的高度是不一样的。以 28nm 为例,7Track 和 9Track 的 cell 高度分别为 0.7um 和 0.9um。因此,相同数量 cell 的设计,7Track 的面积会更小。所以在数字 IC 后端设计实现阶段,优先考虑小 track 的 library。但是 7Track 的 cell 速度比如 9Track 慢。

不同阈值电压库

我们知道使用低阈电压的 library,其 cell delay 要比高阈值电压 cell 要快,leakage 更大。当我们的设计需要跑比较高频率时,我们可能需要低阈值电压的 cell,来进行时序的优化。如果设计的频率比较低,我们可能只需要用高阈值电压的 cell 即可。

在实际项目中,我们经常会碰到这样的一种情况。以 C40LVT 和 C40HVT 为例,同样的一个设计,同样的面积,如果综合和实现阶段分别用 C40LVT 和 C40HVT 来做,前者实现后的利用率会比后者的利用率低若干个点。 之所以出现这个现象,主要是因为 HVT 的速度比较慢,工具为了优化 timing 牺牲了一定的面积。当然如果设计的频率特别低,可能两者差别就很小,甚至无差别。

因此,在评估面积时,需要选用恰当合适的阈值电压库来做 PPA 的优化。

Timing Signoff 条件(setup,hold time 等)

对于特定的工艺,foundary 往往都会提供一份 Timing Signoff 的文档。这份文档里会详细阐述 timing signoff 相关的参数值设置,比如 derate 的设置(cell delay,net delay 等),clock uncertainty 值(setup 和 hold 分别提供)以及 max transition 的约束等等。

对于成熟工艺,foundary 已经通过大规模的 silicon 验证,往往提供的值会比较靠谱点。对于不太成熟的工艺,foundary 往往会给自己多留 margin,这里所说的 margin 是指 process 方面的 margin。比如他们为了保证良率,可能 K 库的时候是卡 5 个标准差,但这势必会给数字 IC 实现带来额外的负担,比如 hold uncertainty 多留 10ps。

因此,对于大厂来说,他们往往不太会直接用 foundary 提供的建议值。一方面是避免出现 over design,另外一方面是怕 foundary 预留的 margin 不够导致产品低良率。毕竟人与人,公司与公司之间的信任关系是需要时间来慢慢建立的。就像此时在屏幕上看小编公众号文章的你,你之所以一直会看我写的文章,那是因为你还是信任我的,对不?

**知识星球相关(写给还是学生的老铁们!**非常重要!****)

经常有不少学生私信觉得星球门票太贵,当然大部分知识星球会员都觉得太便宜了(小编也一直觉得很便宜,各自角度和经济情况不一样)。最近不经意间发现很多学生都是向自己导师申请经费,加入小编知识星球的。对于这个事情一开始是很惊讶还能有这神操作,可事实上很多星友的确是这么做的,他们的导师也表示认可和赞同。

所以,如果你还是在校学生,觉得 200 块钱负担不起,又想加入小编知识星球的话,那么不妨向你们导师提出申请,报销这点门票费。

重要通知

本周知识星球门票,开放邀请制渠道(私信小编微信 ic-backend2018),只需要转账 188 元门票费即可进入。下周起星球门票将正式关闭邀请通道,同时将星球门票从现在的 208 元调整为228元 / 年。

小编知识星球简介(如果你渴望进步,期望高薪,喜欢交流,欢迎加入 ****)

在这里,目前已经规划并正着手做的事情:

  • ICC/ICC2 lab 的编写

  • 基于 ARM CPU 的后端实现流程

  • 利用 ICC 中 CCD(Concurrent Clock Data)实现高性能模块的设计实现

  • 基于 ARM 四核 CPU 数字后端 Hierarchical Flow 实现教程

  • 时钟树结构分析

  • 低功耗设计实现

  • 定期将项目中碰到的问题以案例的形式做技术分享

吾爱 IC 社区知识星球星主为公众号” 吾爱 IC 社区” 号主,从事数字 ic 后端设计实现工作近八年,拥有55nm,40nm,28nm,22nm,14nm等先进工艺节点成功流片经验,成功tapeout 过三十多颗芯片

这里是一个数字 IC 设计实现高度垂直细分领域的知识社群,是数字 IC 设计实现领域中最大,最高端的知识交流和分享的社区,这里聚集了无数数字 ic 前端设计,后端实现,模拟 layout 工程师们。

在这里大家可以多建立连接,多交流,多拓展人脉圈,甚至可以组织线下活动。在这里你可以就数字 ic 后端设计实现领域的相关问题进行提问,也可以就职业发展规划问题进行咨询,也可以把困扰你的问题拿出来一起讨论交流。对于提问的问题尽量做到有问必答,如遇到不懂的,也会通过查阅资料或者请教专家来解答问题。在这里鼓励大家积极发表主题,提问,从而促进整个知识社群的良性循环。每个月小编会针对活跃用户进行打赏。

最重要的是在这里,能够借助这个知识社群,短期内实现年薪百万的梦想!不管你信不信,反正已经进来的朋友肯定是相信的!相遇是一种缘分,相识更是一种难能可贵的情分!如若有缘你我一定会相遇相识!知识星球二维码如下,可以扫描或者长按识别二维码进入。目前已经有367星球成员,感谢这367**** 位童鞋的支持!欢迎各位渴望进步,期望高薪的铁杆粉丝加入!终极目标是打造实现本知识星球全员年薪百万的宏伟目标

欢迎关注 “吾爱 IC 社区

微信号:ic-backend2018

点击下方 “阅读全文” 进入小编知识星球逛逛

https://mp.weixin.qq.com/s/mTeduhFmvDZcwnH_fOxnQw

  • 7
    点赞
  • 82
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
芯片的过程质量(process qual)是指在芯片生产过程中,确保芯片制造质量的一系列措施和评估芯片生产过程需要通过严格的工艺控制和可靠性测试,以确保最终产品的性能和品质符合设计要求。 首先,芯片的过程质量包括工艺控制。在芯片制造过程中,各个工艺步骤都要进行严格的控制和监测。这包括成品检测、工艺参数的控制和调整,以及过程监控等措施。通过这些控制措施,可以尽量减少工艺变异,提高芯片生产的一致性和稳定性。 其次,芯片的过程质量还涉及可靠性测试。这主要是通过各种可靠性测试手段对芯片进行验证和评估。可靠性测试包括高温老化、温度循环、可靠性加速测试等多种手段,以验证芯片在不同条件下的可靠性和稳定性。这些测试可以帮助识别潜在的制造缺陷或可靠性问题,并进行改进和优化。 最后,芯片的过程质量还需要建立完善的质量体系和控制机制。包括建立合格的供应链和材料检验,制订质量管理流程和标准,确保每一个工艺步骤的质量可控和可追溯。同时,还需要进行不断的质量监控和持续改进,以满足市场和客户对芯片性能和质量的不断提高的需求。 综上所述,芯片的过程质量是通过严格的工艺控制和可靠性测试,以及建立完善的质量体系和控制机制,来保证芯片制造过程中的质量和性能符合设计要求的一系列措施和评估。这些措施和评估可以有效提高芯片生产的一致性、可靠性和稳定性。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值