resize用于转换位宽,使用时如果原始数据是std_logic_Vector 需要先转成UNSIGNED SIGNED之类的类型
VHDL resize用法
最新推荐文章于 2023-04-17 20:13:14 发布
resize用于转换位宽,使用时如果原始数据是std_logic_Vector 需要先转成UNSIGNED SIGNED之类的类型