原文作者:FPGA设计论坛
AXI DMA收发数据过程和时序关系
VIVADO中利用DMA进行大数据量传输能有效减少CPU开销,进而实现大数据量从PL端到PS端的DDR内或者外部网口等接口到DDR内。然而在CPU控制DMA传输过程时不可能像PL端那样能实现精准的时序控制,为了实现整个DMA数据传输的有效进行,需要明白数据传输的整个过程。以下面工程为例来对传输过程进行描述。
如上图所示主要是完成PS端数据通过DMA到axis_data_fifo中,然后把axis_data_fifo中数据通过DMA传输到PS端,实现数据的回环传输。
首先对DMA进行初始化配置,完成发送和接收中断函数。
一、PS到PL端数据的传输:
1、数据从RAM内核到DMAIP核的过程是使用
XAxiDma_SimpleTransfer(&AxiDma,(u32) RxBufferPtr, MAX_PKT_LEN, XAXIDMA_DEVICE_TO_DMA);
这个函数来实现的。这个函数是把数据从指定内存数据通过S_AXI_HP总线发送到AXI SmartConnect这个总线互联IP中,然后这个IP把数据通过S00_AXI这个接口到M_AXI_MM2S接口,从而实现了数据到DMAIP核的传输过程。
2、DMAIP的M_AXI_MM2S接口接收到数据完成后通过mm2s_introut接口输出高电平告诉PS端DMA接收数据传输完成,PS端开始执行发送中断程序。
3、DMAIP把接收到的数据通过M_AXIS_MM2S接口把数据发送出去。
二、PL到PS端数据的传输:
1、数据通过S_AXIS_S2MM接口把数据传输到DMAIP核上。
2、DMAIP的S_AXIS_S2MM接口接收数据完成后通过s2mm_introut接口输出接收完成中断,等待PS端读取数据。
3、PS端接收到中断后执行中断函数。
4、读出数据函数XAxiDma_SimpleTransfer(&AxiDma,(u32)RxBufferPtr, RX_PKT_LEN, XAXIDMA_DEVICE_TO_DMA);
以上就完成了数据从PS和PL之间通过DMA传输。
三、需要注意的问题:
1、DMAIP本质上还是属于PL端,并不是DMA控制器这个外设。只是对PS端数据进行收发缓存和控制。
2、PS端还是通过DMA控制器外设来实现数据的传输,是串行执行。
3、DMAIP的控制是通过S_AXI_LITE总线来实现的。本质上还是通过GP接口来实现。