什么是信号完整性？

当今使用的许多 PCB 布局和布线指南，即使对于中速信号和设备，也旨在确保信号完整性。如果您是 PCB 设计的新手，并且从未遇到过信号完整性问题，那么确保设计中的信号完整性的概念可能看起来很深奥。现代 PCB 可能会遇到许多问题，这些问题可以通过一些简单的布局实践来解决或预防。信号完整性实践侧重于识别和修复 PCB 布局中的这些问题，以使数字或模拟信号在传播过程中不会失真，并且可以在互连过程中恢复。

在本指南中，我们想简要概述 PCB 布局中可能出现的一些信号完整性问题，以及一些有助于解决这些问题的基本解决方案。通过在设计阶段早期实施这些基本做法，在电路板布线后确保信号完整性将变得容易得多。

信号完整性基础知识

从最简单的意义上讲，在 PCB 布局和布线中实施信号完整性实践的目标是确保信号在从驱动器组件传输到接收器时不会衰减。换句话说，我们希望确保互连末端出现的信号与互连开头注入的信号相匹配。虽然信号永远不会真正不失真，但一些基本做法可以帮助最大限度地减少任何潜在的信号失真，以便接收器组件始终记录正确的信号。

有一些标准设计实践有助于确保这一点，这些实践始于原理图捕获和层堆栈设计。事实上，许多信号完整性、电源完整性和 EMI/EMC 问题都可以通过适当的堆叠设计和电源、接地和布线的层分配来解决。其他简单的解决方案包括选择合适的电容器、计算阻抗以及了解单端与差分走线的限制。

信号完整性既是互连级问题，也是系统级问题。互连包括焊盘、传输线、PCB 层之间的通孔以及沿途遇到的任何组件。在系统级，有驱动器和接收器组件分别生成和解释信号。由于人们越来越重视组件和互连之间的相互作用，EDA 解决方案提供商更加关注系统级模拟，旨在针对特定高速协议优化互连。这一点非常重要，因为高速信号协议已经变得更加先进，并且以更快的边缘速率运行。

什么时候应该担心信号完整性？

从技术上讲，任何设计都会存在一些信号完整性问题，但它们通常不会干扰产品的功能或产生过多的噪声，除非您使用高速数字信号或高频模拟设计。在这些情况下，有多个问题需要考虑：

• 精确的阻抗计算，防止信号反射
• 长距离互连传输过程中的损耗和色散
• 数字信号快速切换引起的串扰
• 辐射损耗过大，在 EMC 测试中可能表现为强噪声
• 由于电感过大（地弹）导致数字信号的过冲和下冲
• 通过寄生效应耦合高频信号
• 光纤编织导致的倾斜和谐振信号损失
• 抖动，要么是由于随机边缘转换波动，要么是由于 SI/PI/EMI 问题
• 互连线上铜的粗糙度会造成额外损耗

在高频操作或高速数字板中使用的更快开关速度下，这些问题更难解决。但是，为了确保设计不会因这些问题而失败，可以实施一些简单的设计步骤来确保信号完整性。

从堆叠开始

确保信号完整性的主要部分是明确定义接地并在布线期间将接地保持在重要走线附近。正确设计的叠层、电源和接地层的选择以及信号层的指定将有助于解决大多数 EMI 和信号完整性问题。正确设计叠层还会对电源完整性产生重要且有益的影响。

下面的叠层显示了涉及交替信号层、电源层和接地层的典型布置。在此示例中，设计使用与信号层相邻的接地层来提供屏蔽、低阻抗返回路径以及定义受控阻抗线（带状线或微带线）的能力。提供具有明确定义的迹线阻抗和信号附近接地的低阻抗返回路径有助于防止反射、减少辐射和 EMI 接收，并提供对不同层上信号的屏蔽。

 

将信号层置于 GND 附近可实现受控阻抗迹线设计和布线，以支持高速和高频信号。可在内部层中添加更多交替的 Sig/GND 对，以支持更多高速和高频运行的网络。

众所周知，微带线、带状线或共面结构的层厚度会影响数字或模拟信号的损耗。明智地选择需要支持高速/高频信号的信号层中的介电厚度可以解决上述损耗的一个方面。此外，为裸露的走线选择合适的材料和电镀材料可以降低高频损耗，例如在需要精确信号完整性的毫米波设计中。综合起来，这些步骤可以帮助确保信号在路由到互连末端时经历低损耗。

• 了解有关设计阻抗控制布线的更多信息
• 了解有关先进 RF PCB 高频材料的更多信息

阻抗和布线的重要性

一旦确定了叠层并放置了重要组件，布局就通过布线来完成了。数字接口和高频模拟信号中使用的信号标准将指定应遵守的阻抗要求，以确保信号完整性并防止高速通道出现问题。在布线过程中，需要仔细注意 PCB 上布线的一些重要几何质量：

 

• 单端和差分阻抗
• 差分对的间距和长度匹配公差一致
• 通过接地过孔和均匀平面确保整个布线过程中的返回路径紧密
• 尽量减少高频（数十 GHz）下的过孔转换和过度弯曲
• 移除最高速度/频率路线上的过境短线

前两点旨在确保沿线的阻抗不会偏离相关信号标准中规定的设计值。第三点通过确保高速/高频信号产生的返回电流具有低电感来解决 EMI 和噪声耦合问题。最后两点解决了消除沿线阻抗不连续处的损耗和反射的需要。连接器和过孔等元件的输入阻抗可能偏离所需的阻抗值，因此设计规则用于帮助确保在设计中满足这些目标。

 

作为布线约束的一个例子，应在差分对中强制长度匹配，以确保设计中最大程度地抑制共模噪声。

PCB 设计软件中的布线工具可以获取您的布线要求并将其编码为设计规则，以帮助确保您满足阻抗、间距、通孔数量和返回路径目标。应用背钻代表着对信号完整性的成本权衡，因此它只应用于最快的数字信号，并且只有在无法实施某些替代布线方案以消除背钻需求时才应应用。总的来说，这些措施可以解决由反射引起的问题，例如眼图中的符号间干扰和不匹配传输线上的驻波。

识别信号完整性问题

信号完整性问题需要在模拟或测量中识别。理想情况下，应在设计过程中进行模拟，以帮助在创建原型之前识别任何信号完整性问题。一种常见的做法是为设计创建测试板，以便在设计投入大批量生产之前进行测量。无论您计划如何识别信号完整性问题，这些任务都应在将设计扩展到大批量生产之前完成。

布线过程中的模拟

在设计阶段，一些更先进的 ECAD 软件包可用于在一些简单的模拟中识别信号完整性问题。可以一起执行的两个标准模拟是串扰波形计算和振铃/反射波形。这两种模拟都需要在 PCB 布局中定义驱动组件的逻辑系列，这可以在数据表中找到。这些模拟可以非常清楚地显示端接和互连间距的有效性，这可以在互连的瞬态响应中看到（见下文）。

 

在创建设计时可以执行串扰波形计算和反射波形计算，以确保互连符合所需的标准。

路由过程中要检查的其他要点包括：

 

• 过冲和欠冲
• 切换期间的上升时间/下降时间
• 并行总线和差分对中的偏差
• 返回路径连续性

您可以使用高级 ECAD PCB 设计软件包中的在线仿真工具检查这些点。一旦设计完成布线，应用内仿真工具就可以计算这些点，以确保每个互连上的信号都在噪声容限内，并在接收组件上具有所需的响应。通过在设计过程的早期识别这些问题，可以尽早解决许多信号完整性问题，理想情况下可以消除复杂且耗时的重新设计。

信号完整性测试

虽然有多种测试可用于评估信号完整性，但对于数字设计而言，最重要的两项测试是使用矢量网络分析仪 (VNA) 进行 S 参数测量，以及使用标准测试比特流进行眼图测试。S 参数测量的时域对应项是时域反射测量，这需要特殊仪器向互连或被测设备提供脉冲。虽然眼图和误码率计算通常使用示波器进行，但某些 VNA 可以生成眼图。

 

眼图（左）和 S 参数（右）。

眼图测量和提取的误码率对于评估数字通道至关重要。它们提供总结性测量，可以量化抖动、由于信号反射、损耗引起的 ISI 以及通过均衡进行补偿的需要。可以从这些测量中识别出设计的一些简单变化，并且可以将提取的信号完整性指标与其他模拟或计算进行比较。 

S 参数以及其他网络参数模拟或测量都存在于频域中。它们允许设计在其最大可能数据速率、传输频率、损耗或由于阻抗不匹配而导致的反射方面进行限定。对于长互连，更重要的量是 S21 或插入损耗，因为这些通道主要由电介质、铜和辐射损耗组成。在短通道中，更重要的量是 S11 或回波损耗，因为在短到中等长度的通道中可能会出现强烈的反射和共振。

 

针对 SI、PI 和 EMI/EMC 的更复杂模拟

 

布局完成并准备签收后，应首先使用更先进的仿真工具对设计进行测试，该工具可以查看整个系统，而不仅仅是查看单个互连。这些仿真包从完成的 PCB 布局中获取数据，并直接从麦克斯韦方程计算电磁场。标准机械文件格式 (IDX) 和专用仿真数据文件格式可用于将设计数据导入外部仿真程序，从而可以在原型设计和生产之前识别 EMI/EMC、PI 和系统级 SI 问题。