高速信号布线：5 个重要的 PCB 设计约束

David WangYang

于 2024-08-16 00:13:24 发布

阅读量1k

点赞数 38

文章标签：硬件工程

本文链接：https://blog.csdn.net/jkh920184196/article/details/141113394

版权

无论您是否查看过组件的数据表，您的现代数字电路板很可能被归类为高速电路板。在开始设计时，要成功设计电路板需要采取一些重要步骤。除了布局规划和堆叠设计之外，您的布线策略还需要在一些重要的 PCB 设计约束内运行。

在将原理图捕获为初始布局并创建初始组件排列后，就该定义布线约束了。尽早完成此操作将使您的 DRC 引擎能够在完成布局之前发现规则违规。同样，您将能够修改默认规则集以满足您的布局要求。以下是在开始布线电路板之前需要检查的重要布线约束。

高速信号布线约束

处理高速信号时，高速信号布线策略和布线约束将成为信号完整性的主要决定因素。如果您可以定义正确的 PCB 设计约束，则可以避免以下领域常见的信号完整性问题：

串扰：这与线迹间距和几何形状有关；
反射：这与阻抗公差和终止有关；
EMI 敏感性：这与您的走线的环路电感有关；
瞬态振铃；这通常与反射交替使用，因为这两个信号完整性问题看起来很相似，但实际上却不同。这与环路电感和电路板中的任何寄生效应有关。

以下是重要的高速信号布线约束，它们将帮助您的高速电路板正常运行。正如我们将看到的，这些重要的 PCB 设计约束中有许多都围绕为您的电路板构建准确的阻抗曲线。

阻抗变化约束

由于高速电路板中的大多数走线可能都比传输线临界长度长，因此您需要使用阻抗控制来确保信号接收时不会发生反射。我提到了阻抗不匹配造成的许多信号完整性问题，但最重要的是当阻抗不匹配时在电气长线上发生的来回反射。

您的信号标准将定义源、传输线和负载之间允许的阻抗失配，这应该在构建层堆栈时定义。作为阻抗控制设计的一部分，您可以在层堆栈管理器中将线路的允许公差定义为设计规则。一旦您定义了这个受控阻抗配置文件，这些布线约束将在您的设计规则管理器和布线工具中可用。

高速信号路由的阻抗分布。

走线间距和宽度限制

走线间距将决定高速信号布线设计中电感和电容串扰的强度。如果走线间距过近，串扰就会过大。对于差分对，如果将两端放置得太远，则差分阻抗会太低。如果您使用堆叠管理器中的电磁求解器计算出正确的阻抗曲线，那么您将能够使用此阻抗曲线来定义走线宽度和间距的变化。

确定允许的宽度变化也是一个重要点。如果您自己做了一些计算，或者您的走线比临界长度短，您可以手动设置这些偏差。否则，最好将其链接到您的电路板的阻抗曲线，以确保您的走线满足其阻抗目标。

定义差分对布线约束

返回路径约束

PCB 中的返回路径将决定电路的整体环路电感，跟踪返回路径是高速 PCB 的一个关键方面。即使您有跟踪电路板中返回路径的经验，定义与信号迹线与其参考平面之间允许偏差相关的约束仍然有帮助。

由于电路板中的返回路径决定了传播信号所见的总阻抗，因此必须根据计算出的阻抗曲线定义相关的返回路径约束。与目标阻抗的允许偏差决定了与参考平面的距离的允许变化。一般而言，允许的阻抗变化越大，电路板中允许的返回路径偏差约束就越大。

单端 50 欧姆迹线的返回路径检查和约束。

走线长度和长度不匹配约束

制定长度匹配约束是为了解决两个可能的信号问题：

过度损耗：由于衰减和铜的电阻损耗，任何信号在走线过程中都会出现损耗。在高频（~1 GHz 及以上）和长走线中，走线的总衰减可达几 dB。一个典型的基准是使用高频带边缘的插入损耗来定义总长度的限制。
允许的走线间偏差：数据通常在多条线路上并行在组件之间发送。差分对也需要严格的长度匹配以确保共模噪声消除。可以使用多个差分对并行路由数据（例如，某些串行器组件的输入）。在所有这些情况下，必须强制执行长度不匹配约束，以确保并行数据同时到达目的地，并且差分对提供所需的共模噪声消除。

两个差分对之间的长度匹配采用手风琴式调整。这些线对的长度相同，差分对的每一端的长度也相同。

当您的系统时钟需要与系统中的许多其他数字线路同步时，长度匹配会变得非常复杂。这需要考虑门传输延迟、沿互连的信号传输时间，然后在互连之间进行比较。您将哪个走线长度作为最大值？

在这种情况下，当有多个数字信号在整个电路板的组件之间移动时，设备将不使用系统时钟。而是使用嵌入式时钟或源同步时钟。这些是使用不同的计算机接口（例如 DDR、PCIe 等）时消除冗余时钟信号的标准方法。

信号行为约束

最后一个类别非常广泛，因为任何 PCB 中都存在许多信号失真源。此外，瞬态信号行为或串扰会产生过冲/下冲。此外，即使您确实具有准确的阻抗曲线，寄生效应也会改变特定走线的阻抗并产生强烈的反射振铃。

过冲/下冲的确切限制取决于您的噪声容限和接收器组件上未定义区域的大小。一般来说，较低信号电平的组件具有较低的噪声容限，需要较低的过冲/下冲。如果您在设计规则中包含这些重要的高速信号布线行为约束，则可以识别具有导致过冲/下冲的强瞬态行为的网络。然后，您可以采取措施应用终端方案或重新设计特定走线以降低振铃。