单端信号与差分传输

David WangYang

于 2024-09-19 00:18:32 发布

阅读量950

点赞数 35

文章标签：硬件工程

本文链接：https://blog.csdn.net/jkh920184196/article/details/141460899

版权

如今，当您谈论高速 PCB 设计时，几乎每个地方都会默认产品所需的信号是差分信号。但是，差分信号并不总是产品开发的前沿。移动数据的原始方法是单端信号。在某些情况下，它至今仍在使用。本文将描述单端传输与差分传输之间的差异，哪些逻辑系列具有单端信号，哪些逻辑系列具有差分信号，当前的数据路径需求，以及即将出现的变化（如果有的话）。

一些历史

单端开关具体是指由驱动器和传输线组成的数据路径，该传输线在平面上或一对平面与一个或多个负载输入之间传输。当上升沿或下降沿经过阈值电压时，您可以决定何时发生逻辑状态变化。Speeding
Edge 创始人兼首席执行官 Lee Ritchey 指出：“对于单端信号，如果您想要精确的计时，上升时间必须非常快。当您经过阈值电压时，精确检测逻辑状态变化的能力取决于上升时间有多快。”

单端信号传输是发送逻辑信号最便宜的方法，因为每个数据路径只需要一根电线和一个信号引脚，并且所有数据路径共享同一个“接地”平面。

底线
互补金属氧化物半导体
生存时间
低压CMOS
电化学发光
天然气制油
低电压TTL
不锈钢管

图 1 描述了 BTL 逻辑系列的单端数据路径。当 CMOS 成为首选逻辑系列时，BTL 逻辑系列被开发来取代 ECL。它用于驱动大型数据总线。

图 1. 单端信号数据路径

对于上述所有逻辑系列，信号在两端以及中间负载处都参考其所经过的平面。在大多数情况下，该平面是逻辑地，但这不是强制性的。任何注入连接信号路径元件的接地路径的噪声都会侵蚀逻辑输入端出现的逻辑电平。影响接地电平的常见噪声类型是接地结构中发生的直流和交流电压降，因为电流通过此路径流回 VDD。当逻辑电平从 0 切换到 1 时，对逻辑线进行充电和放电所需的电流会通过 IC 的电源线返回，从而产生接地反弹。电源上的这种噪声是大多数逻辑中 EMI 的主要来源。

具体而言，充电和放电传输线寄生电容和逻辑器件输入所需的电流成为 Vdd 以及 Vdd 和接地反弹上“纹波”的主要来源。注意：纹波是电源 Vcc 或 Vdd 轨上出现的电压变化。这些变化可能是由电源本身或导致电源电压下降的负载电流变化引起的。

上述电流瞬变限制了可用于数据总线的实际宽度。图 2 说明了当逻辑线从逻辑 0 切换到逻辑 1 时，串联端接传输线中发生的电流流动。

图 2. 串联端接传输线的电压和电流波形

图 2 中所示的电流可以针对任何逻辑系列进行计算。例如，如果逻辑系列为 3.3V CMOS，则峰值电流约为每条线 33 mA。如果使用这种形式的逻辑创建数据总线，则当所有位同时从 0 转换为 1 时，总线所需的峰值电流为 33 mA 乘以总线中的位数。表 1 显示了几个逻辑系列的峰值电流（单位为安培）和各种总线宽度。

表 1. 所有线从 0 变为 1 时各种宽度数据总线的峰值电流

这些电流必须由电源系统提供。当逻辑线从逻辑 0 切换到逻辑 1 时，该电流必须通过 IC 封装引线的电感。当逻辑线从逻辑 1 切换到 0 时，传输线的寄生电容必须通过 IC 封装接地引线的电感放电。这就是两种不需要的噪声（Vdd 和接地反弹以及纹波）产生的地方。
“这些噪声源变得如此之大，以至于不再可能制造具有足够低电感的封装和具有足够高质量电容的电源子系统来包含这种类型的噪声，”Ritchey 解释说。“这就是导致使用差分信号的原因。”

Ritchey 补充道：“归根结底，单端开关的主要优势在于价格低廉。它的使用已被差分信号所取代。我曾经试图预测单端信号何时会消失，但它仍存在于 DDR 内存中，所以我不再做那些猜测了。”

差分信号

差分信号是一个广泛的话题，涉及许多因素。为了便于讨论，差分信号的主要优点是它能够处理数据路径两端之间的大量接地偏移。注意：术语“差分信号”和“串行信号”可互换使用。Ritchey
解释说：“对于差分信号，您有两根电线，上面有相等且相反的信号。数据位的变化发生在两个波形交叉时。因此，对于给定的数据速率，您不必像使用单端信号那样使用差分信号来获得快的边沿。”

最初，反对差分信号的理由是成本。与单端信号相比，在差分信号中，每条数据路径需要两根电线、两个连接器引脚、两个驱动器和两个接收器。当数据速率相对较低且信号路径的两端都在同一接地平面上时，无需承担差分信号的较高成本。当单端数据路径变得非常宽并且信号的上升沿和下降沿变得非常快时，由此产生的开关噪声使得很难达到噪声目标。

表 2 列出了几种差分信号协议。它们都是为了解决上述数据路径两端之间的接地偏移而创建的。

ECL
LVDS
双相 TTL 时钟树
以太网链路
RS-422
HDMI
PCIExpress
Infinband

表 2. 几种差分信号协议

Ritchey 指出：“通常我们将并行总线转换为串行比特流。原始 PCI 总线配置为 137 条单端线和一个时钟。使用 PCI Express，我可以用两个差分对（一个方向一个）替换它。这有三个好处 - 我不需要超快的上升时间，电源上没有 SSN，并且我需要更少的线来发送相同数量的数据。”

“使用差分信号，一方面，你必须将并行数据流转换为串行数据流（串行器）。另一方面，你必须将数据流从串行转换为并行（解串器），”Ritchey 继续说道。“过去，执行此操作所需的逻辑非常昂贵。因此，我们只有在出现严重偏移问题时才使用差分信号。如今的逻辑拥有数十亿个晶体管，串行器和解串器基本上是免费的，我们正在将并行总线转换为串行总线。使用现代串行链路，我们将时钟嵌入数据中，因此我们不再需要将时钟与数据匹配的艰巨任务。你可以用这些东西构建具有令人难以置信的带宽的系统。”