芯片可靠性

_Seeker

已于 2024-10-29 20:24:44 修改

阅读量1.1k

点赞数 7

文章标签：单片机嵌入式硬件芯片 mcu 硬件架构

于 2024-02-28 14:54:37 首次发布

本文链接：https://blog.csdn.net/jyq297160132/article/details/136318789

版权

本文探讨了集成电路中的两个关键可靠性问题：因过电触发的Latch-up效应和静电放电（ESD），包括其测试方法和标准，如EIAJESD78A-2006。同时，文章介绍了芯片的高温寿命测试HTOL，用于评估高温工作条件下的性能和可靠性。

摘要由CSDN通过智能技术生成

因过电触发了寄生可控硅结构而产生的一种低阻状态,这种状态在触发条件撤除或停止后仍将持续存在。
注1 过电可以是电压或电流浪涌，电流电压变化过快或是其他任何能激发寄生可控硅结构的异常条件。
注2 倘若低阻回路的电流强度或持续时间能得到充分的限制，闩锁效应将不会损伤器件。

要是针对NMOS、CMOS、双极工艺的集成电路。测试正／反向电流和电源电压过压是否会对芯片产生锁定效应的测试。

--------------------------------------------------------------------------------------------------------------

静电放电（ESD）是集成电路（IC）行业中最重要的可靠性问题之一。通常客户客诉的三分之一到一半是由于ESD或EOS故障引起的。由于电路尺寸越来越小，新技术中ESD损坏变得越来越普遍，因此通过建模和故障分析来理解ESD故障的工作也相应增加。

什么导致电子器件ESD失效？主要原因如下：

对器件放电，例如: 从人到设备放电

从器件放电，从带电装置向静电电位较低的人体或身体放电

电场引发Field Induced Discharges，场效应，引起电流流过电路中的元件

芯片设计人员在复杂芯片工作状态下测量，精准找出静电薄弱电路测试部位，可测试复杂BGA芯片，自动对比IV判定PASS/NG。通过ESD测试，芯片设计人员能设计出ESD等级更高更好的IC

人体放电模式（Human-Body Model，HBM）

模拟人体带电接触器件放电发生的静电放电模型

组件充电模式（Charged-Device Model，CDM）

模拟器件在装配、传递、测试、运输及存储过程中带电器件通过管脚与地接触时，发生对地的静电放电模型

机器放电模式（Machine Model，MM）

机器放电模式的ESD是指机器（例如机械手臂）本身累积了静电，当此机器去碰触到IC时，该静电便经由IC的pin放电。此机器放电模式的工业测试标准为EIAJ-IC-121 method 20

--------------------------------------------------------------------------------------------------------------

芯片HTOL（High-Temperature Operating Life）老化实验是一种常见的测试方法，用于评估半导体芯片在高温工作条件下的可靠性和寿命。

HTOL老化实验的目的是研究芯片在高温工作状态下的性能变化和可能的失效现象。通过长时间的高温加热，实验者可以观察和记录芯片的电性能、温度特性、可靠性指标等参数的变化情况，以推测芯片在实际应用中的寿命和可靠性。