LPDDR4x 的 学习总结（3） - SDRAM基本功能

上一节,我们重点介绍了array的存储结构。

本节介绍array周边的电路,对DDR的基本读写操作的相关功能模块的理解。

即通过哪些模块可以实现对ddr的基本读写。最简化的方式是把存储操作理解为行列选择，拆分为横竖两个纬度，最终实现对arrary进行读写。横向有地址选择和竖向对数据的存/取，如下图3.1所示：

 

图3.1 SRAM cell array功能框图

Address Decoder（横向）：地址解码器，使用输入1或0的组合来选择cell的地址，控制输出到1个选择引脚wordline。（相当于input 为 n bits时，输出访问2^n个地址）

Data input/output (竖向）：数据的输入/输出是独立引脚时，设计简单。写周期存（input)，读周期取(output)。如果为了降低chip面积，可以使用输入输出共享1个引脚，但需要3态buffer来缓存数据。如读周期，使能buffer。

1. cell的读写操作

再深入一点，把图3.1细化成图3.2： Precharge（EQ），地址译码和选通，信号敏感放大，IO gating(read mux控制cell连通到外部电路），write driver(写入电路)。

 

图3.2  DRAM的基本框架

从以上的DRAM cell结构, 可以把逻辑设计对DRAM cell的操作分为3类：

refresh操作：Refresh memory cell

读操作：从memory cell读取数据

写操作：写数据到memory cell

单元电路如何实现refresh,读出和写入？