xilinx -- 逻辑单元CLB、Slice、LUT

今晚开始重看下器件的东东-

Xilinx 7系列---CLB/LUT

Xilinx器件的基本逻辑单元是slice。简单来说两个slice组成一个CLB。

CLB的资源又可概括为LUT/FF/PI（互联）。其结构如下图1-1：

 

1）CLB(ConfigurableLogic Block)------含2个Slice 或1个Slice和1个slicem,

2）每个Slice-----含4个6-输入LUT,  8个flip-flops （Slicem用LUTs作为专属RAM【1LUT=64*1】或者移位寄存器SRL【1LUT=32bit SRL】），另还有专属高速进位逻辑，宽位选择器。

3）其实LUT的本质是RAM，可以把多输入的地址当成输入，通过查表的形式得到逻辑输出。所以Slice里的资源也可以是分布存储和移位寄存器。原理可以参考：http://blog.csdn.net/a8039974/article/details/51706898

 

 

从下图可以看到7系列器件的资源：