PCIe学习笔记系列：
- PCIe基础知识及Xilinx相关IP核介绍
概念了解：简单学习PCIe的数据链路与拓扑结构，另外看看有什么相关的IP核。 - 【PG054】7 Series Integrated Block for PCI Express IP核的学习
基础学习：关于Pcie IP核的数据手册，学习PCIe相关的IP核的配置参数及其对应的含义。 - Xilinx PCIe IP核示例工程代码分析与仿真
基础学习：关于PCIe IP核的仿真，学习PCIe的配置流程以及应用过程。 - Xilinx XDMA 例程代码分析与仿真结果
应用学习：关于Xilinx PCIe DMA IP核的仿真，学习 PCIe DMA 的配置过程以及具体的数据传输流程。 - XDMA linux平台调试过程记录
应用学习：关于XDMA的实际调试过程，可在此基础上定制自己的需求。
目录
1 IP核的配置
1.1 Basic
1.2 PCIe ID
1.3 PCIe:BARs
1.4 PCIe:MISC
1.5 PCIe:DMA
2 生成IP核的例程
2.1 例程结构
配置好IP核后右击IP核选择Open Ip Exanple Design...打开例程
例程的结构：
当然，右边的接口根据自己是否使能会有变化。因为用于仿真，所以我们在BAR中同时勾选了AXI4-Lite master interface和DMA Bypass interface，所以仿真工程同时会有这三个接口。
2.2 例程的仿真
生成的例程的TestBench环境中有一个PCI Express Root Port 模型，可以与提供的PIO（Programmed Input/Output ，PIO）设计或与个人设计一起使用。模型的目的是为下游提供源机制的TLP流激励用户的设计，以及在仿真环境中从用户设计接收上游PCI Express TLP流的机制。初始化核心配置空间、创建TLP事务、生成TLP日志以及提供创建和验证测试的接口的所有重要工作都已完成。不需要自己搭建testbench。
Root Port 模型包括：
- 测试编程接口(TPI)，激励端点设备PCI Express。
- 演示如何使用测试程序TPI的示例测试。
- 所有 Root Port模型组件的Verilog源代码，允许自定义test bench。
模型结构及与PCIe DMA Subsystem 的连接：
大致的结构是usrapp_tx和 usrapp_rx通过dsport与DUT进行TLP包的收发。DUT中包含PCIe DMA Subsystem。
dsport则模拟数据链路层以及物理层在数据通信过程中的相关处理。
usrapp_com模块中则是一些共享的逻辑，比如TLP处理以及log文件的输出。
因为先安装的Vivado 2017.1（XDMA IP核版本为3.1），后安装的2018.3（对应版本为4.1），导致我的2018.3和Modelsim联合仿真环境有问题，所以使用2017.1版本进行仿真。
2.2.1 测试用例
DMA Subsystem for PCIe 可以配置成AXI4 内存映射（AXI-MM）或者AXI4-Stream（AXI_ST）接口。仿真测试用例通过读取配置寄存器来判断是配置的哪个接口。然后基于AXI的设置，执行对应的仿真。
| 测试用例名称 | 描述 |
|---|---|
| Dma_test0 | AXI-MM接口的仿真，读取Host的内存进行然后写入道block RAM中（H2C）。然后读取block RAM中的数据然后写入到Host内存（C2H）。这个测试用例最后会比较数据的正确性 |
| Dma_stream0 | AXI4-Stream接口仿真。从Host内存读取数据并发送到AXI4-Stream用户接口(H2C)，然后数据被环回到主机内存(C2H)。 |
H2C和C2H的仿真模型有64字节的传输大小限制。
2.2.2 仿真过程
官方手册描述的仿真步骤：
AXI4内存映射接口
首先，测试用例启动H2C引擎，H2C引擎从Host内存中读取数据然后写到用户端的Block RAM。然后，测试用例启动C2H引擎，从Block RAM 中读取数据然后写到Host 内存中。仿真的步骤：
- 测试用例为H2C引擎设置一个描述符。
- H2C描述符给出数据长度64字节、源地址(Host)和目的地址(Card)。
- 将数据(增量数据)写入源地址空间。
- 测试用例也为C2H引擎设置了一个描述符。
- C2H描述符提供数据长度64字节、源地址(Card)和目的地址(Host)。
- PIO写入H2C描述符启动寄存器。
- PIO写入H2C控制寄存器以启动H2C传输。
- DMA传输将数据从host源地址传输到block RAM目的地址。
- 然后测试用例启动C2H传输。
- PIO写入C2H描述符启动寄存器。
- PIO写入C2H控制寄存器以启动C2H传输。
- DMA传输将数据从block RAM源地址传输到host目的地址。
- 测试用例比较数据的正确性。
- 测试用例检查 H2C和C2H描述符完成计数(值为1)。
AXI-Stream 接口
对于 AXI-Stream，示例设计是一个环回设计。首先，测试用例启动C2H引擎。C2H引擎等待H2C引擎传输的数据。然后，测试用例启动H2C引擎。H2C引擎从host读取数据并发送到Card, Card被循环回给C2H引擎。然后，C2H引擎获取数据，并将数据写回host内存。下面是仿真步骤:
- 测试用例为H2C引擎设置一个描述符。
- H2C描述符提供数据长度64字节、源地址(Host)和目的地址(Card)。
- 将数据(增量数据)写入源地址空间。
- 测试用例也为C2H引擎设置了一个描述符。
- C2H描述符给出数据长度64字节、源地址(Card)和目的地址(host)。
- PIO写入C2H描述符启动寄存器。
- PIO写入C2H控制寄存器，首先启动C2H传输。
- C2H引擎启动，等待来自H2C端口的数据。
- PIO写入H2C描述符启动寄存器。
- PIO写入H2C控制寄存器以启动C2H传输。
- H2C引擎从主机源地址获取数据到Card目的地址。
- 数据环回到C2H引擎。
- C2H引擎从Card获取数据，然后发送和写入host内存目标地址。
- 测试用例检查H2C和C2H描述符完成计数(值为1)。
2.2.3 Descriptor Bypass 模式
当H2C和C2H的Channel 0 选择为描述符旁路选项时，可以进行描述符旁路模式的Vivado仿真。示例设计产生了一个描述符准备泵在描述符旁路模式接口。
当传输开始时，一个H2C和一个C2H描述符在描述符旁路接口中传输，然后按照上面章节的解释执行DMA传输。描述符仅为64字节的传输设置。
2.4 测试任务
| 名称 | 描述 |
|---|---|
| TSK_INIT_DATA_H2C | 这个任务为H2C引擎生成一个描述符，并在主机内存中初始化源数据。 |
| TSK_INIT_DATA_C2H | 这个任务为C2H引擎生成一个描述符。 |
| TSK_XDMA_REG_READ | 这个任务读取DMA子系统的PCIe寄存器。 |
| TSK_XDMA_REG_WRITE | 这个任务写DMA子系统的PCIe寄存器。 |
| COMPARE_DATA_H2C | 这个任务比较host内存中的源数据和写入到block RAM的目标数据。这个任务在AXI4 Memory Mapped仿真中使用。 |
| COMPARE_DATA_C2H | 该任务将hose内存中的原始数据与C2H引擎写入host的数据进行比较。这个任务在AXI4 Memory Mapped仿真中使用。 |
| TSK_XDMA_FIND_BAR | 该任务在不同启用的bar之间查找XDMA配置空间。(BAR0 BAR6) |
| TSK_WRITE_CFG_DW | 对RP的配置空间进行写操作 |
值得一提的是，我们在Xilinx PCIe IP核示例工程代码分析与仿真中已经了解过，TSK_TX_TYPE0/1_CONFIGURATION_WRITE是对EP的配置空间进行写操作。而TSK_WRITE_CFG_DW是对RP的配置空间进行写操作，同理，读操作TSK命名格式也是类似的。
3 仿真结果
3.1 tx_usrapp:pci_exp_usrapp_tx中的初始化
与Xilinx PCIe IP核示例工程代码分析与仿真关于7 Series FPGAs Integrated Block for PCI Express IP核的仿真分析过程类似。分析验证一下上述的仿真步骤。
首先查看测试用例的名称，文件层次为board/RP/tx_usrapp：
其中有一个initial块：
initial begin
dmaTestDone = 0;
pfIndex = 0;
pfTestIteration = 0;
expect_status = 0;
expect_finish_check = 0;
testError = 1'b0;
// Tx transaction interface signal initialization.
pcie_tlp_data = 0;
pcie_tlp_rem = 0;
EP_BUS_DEV_FNS = EP_BUS_DEV_FNS_INIT;
// Payload data initialization.
TSK_USR_DATA_SETUP_SEQ;
board.RP.tx_usrapp.TSK_SIMULATION_TIMEOUT(10050);
board.RP.tx_usrapp.TSK_SYSTEM_INITIALIZATION;
board.RP.tx_usrapp.TSK_BAR_INIT;
// Find which BAR is XDMA BAR and assign 'xdma_bar' variable
board.RP.tx_usrapp.TSK_XDMA_FIND_BAR;
if ($value$plusargs("TESTNAME=%s", testname))
$display("Running test {%0s}......", testname);
else begin
|
// decide if AXI-MM or AXI-ST
board.RP.tx_usrapp.TSK_XDMA_REG_READ(16'h00);
if (P_READ_DATA[15] == 1'b1) begin
| testname = "dma_stream0";
$display("*** Running XDMA AXI-Stream test {%0s}......", testname);
end
else begin
testname = "dma_test0";
$display("*** Running XDMA AXI-MM test {%0s}......", testname);
end
end
//Test starts here
if (testname == "dummy_test") begin
$display("[%t] %m: Invalid TESTNAME: %0s", $realtime, testname);
$finish(2);
end
`include "tests.vh"
else begin
$display("[%t] %m: Error: Unrecognized TESTNAME: %0s", $realtime, testname);
$finish(2);
end
end
line15: TSK_USR_DATA_SETUP_SEQ 负载数据初始化
将DATA_STORE中的数据初始化位0~4095。
line17: TSK_SIMULATION_TIMEOUT
设置board.RP.rx_usrapp.sim_timeout的值为10050
line18: TSK_SYSTEM_INITIALIZATION 对RP进行配置，等待系统初始化完成以及建立链路
- 等待复位完成
- 等待链路建立
在同一个源文件找到TSK_SYSTEM_INITIALIZATION 的定义进行分析：
- 首先TSK_WRITE_CFG_DW(32’h01, 32’h00000007, 4’h1)，对RP配置空间地址32’h01写32’h00000007，4’h1是字节选通，含义是选通低字节。
首先回顾一下Xilinx type0(桥设备为type1，非桥设备为type0)PCIe设备的配置空间：
注意一下，数据位宽是32位，地址与EP写配置空间命令一样，指的是DW地址。
所以指令的作用是：
最主要的作用是配置为主设备。
- TSK_READ_CFG_DW(12’h068/4)
读取字节地址为0x68的配置空间寄存器，字段为Device Control Register。
其他字节可以看Xilinx PCIe IP核示例工程代码分析与仿真的“2.2.2 PCIe配置空间”，这里就不重复贴图了。
读出的值cfg_rd_data为32’h0。
- cfg_usrapp.TSK_WRITE_CFG_DW(DEV_CTRL_REG_ADDR/4,( board.RP.cfg_usrapp.cfg_rd_data | (DEV_CAP_MAX_PAYLOAD_SUPPORTED * 32)) , 4’h1)
其中board.RP.cfg_usrapp.cfg_rd_data | (DEV_CAP_MAX_PAYLOAD_SUPPORTED * 32)=32’h0 | 32’40 = 32’h40
作用：在原配置的基础上设置Max_Payload_Size的值。
可见，设置Max_Payload_Size = 512Byte
以上3步的波形：
- TSK_SYSTEM_CONFIGURATION_CHECK
这一步使用TSK_TX_TYPE0_CONFIGURATION_READ(DEFAULT_TAG, 12’h070, 4’hF);读取字节起始地址为12’h070的DW，字段为Link Control和Link Status。读取到的数据为32’h10410000。
此DW的bit[19：16]代表链路速度（我们设置的为2.5GT/s）。bit[23:20]代表链路宽度（我们设置为4）。
同理完成供应商、CMPS ID的校验：
line19: 任务TSK_BAR_INIT，其中包含4个子任务
- TSK_BAR_SCAN：PCI协议规定给基地址寄存器写全1就会返回BAR的范围。
寄存器 BAR_INIT_P_BAR_RANGE 存储BAR范围。
可以看到，完成BAR扫描后，BAR0（BAR_INIT_P_BAR_RANGE[0]），BAR1（BAR_INIT_P_BAR_RANGE[1]），BAR2（BAR_INIT_P_BAR_RANGE[2]）的值分别为32’hfff00000、32’hffff0000、32’hfff00000，分别对应AXI-Lite master接口、DMA接口和Bypass接口连接的存储空间大小。这与我们设置的值是一致的。
但是我们可以看到，在XIlinx的应用中，设置的32’hfff00000只是一个编号值，在初始化过程中，会通过任务FNC_CONVERT_RANGE_TO_SIZE_32对这个编号进行转换：
可以看到，编号32’hfff00000对应的实际大小33’h0010_0000、33’h0001_0000、33’h0010_0000（1MB,64KB,1MB）
- TSK_BUILD_PCIE_MAP：查询BAR的映射关系
寄存器BAR_INIT_P_BAR_ENABLED 存储映射关系。
寄存器BAR_INIT_P_BAR 存储BAR对应的基地址。
| 寄存器BAR_INIT_P_BAR_ENABLED的值 | 映射关系 |
|---|---|
| 0 | 未使用BAR |
| 1 | io mapped |
| 2 | mem32 mapped |
| 3 | mem64 mapped |
- 关于映射类型
是根据最后一个字节进行判断的，具体没有找到资料，只是找到一张有点类似的图：
程序在判断映射关系时，也是按照上图的协议进行判断的。
根据范围推断出映射的类型，可以看到，完成BAR扫描后，BAR0（BAR_INIT_P_BAR_ENABLED[0]），BAR1（BAR_INIT_P_BAR_ENABLED[1]），BAR2（BAR_INIT_P_BAR_ENABLED[2]）的值都为2’h2，说明AXI-Lite master接口、DMA接口和Bypass接口都是32位内存映射。这与我们设置的值是一致的。
- 关于基地址的计算
根据初始地址以及各BAR尺寸计算，所以推测设置size为编号值的目的之一应该也是为了满足这个算法，可能x86架构都是这个规范，计算的算法为：
ii从0~6遍历：
// We need to calculate where the next BAR should start based on the BAR's range
BAR_INIT_TEMP = BAR_INIT_P_MEM32_START & {1'b1,(BAR_INIT_P_BAR_RANGE[ii] & 32'hffff_fff0)};
if (BAR_INIT_TEMP < BAR_INIT_P_MEM32_START) begin
// Current MEM32_START is NOT correct start for new base
BAR_INIT_P_BAR[ii] = BAR_INIT_TEMP + FNC_CONVERT_RANGE_TO_SIZE_32(ii);
BAR_INIT_P_MEM32_START = BAR_INIT_P_BAR[ii] + FNC_CONVERT_RANGE_TO_SIZE_32(ii);
end
else begin
// Initial BAR case and Current MEM32_START is correct start for new base
BAR_INIT_P_BAR[ii] = BAR_INIT_P_MEM32_START;
BAR_INIT_P_MEM32_START = BAR_INIT_P_MEM32_START + FNC_CONVERT_RANGE_TO_SIZE_32(ii);
end
初始值：
| 变量 | 初始值 |
|---|---|
| BAR_INIT_P_MEM32_START | 32’h0 |
| BAR_INIT_P_BAR_RANGE[0] | 32’hFFF00000 |
| BAR_INIT_P_BAR_RANGE[1] | 32’hFFFF0000 |
| BAR_INIT_P_BAR_RANGE[2] | 32’hFFF00000 |
| BAR_INIT_P_BAR_RANGE[3] | 32’h0 |
| BAR_INIT_P_BAR_RANGE[4] | 32’h0 |
| BAR_INIT_P_BAR_RANGE[5] | 32’h0 |
| BAR_INIT_P_BAR_RANGE[6] | 32’h0 |
计算过程：
| step1 | step2 | step3 | step4 | |
|---|---|---|---|---|
| ii | BAR_INIT_P_MEM32_START | BAR_INIT_TEMP | BAR_INIT_TEMP < BAR_INIT_P_MEM32_START | BAR_INIT_P_BAR[ii] |
| 0 | 32’h0 | 32’h0 | FALSE | 32’h0 |
| 1 | 32’h0010_0000 | 32’h0010_0000 | FALSE | 32’h0010_0000 |
| 2 | 32’h0011_0000 | 32’h0010_0000 | TRUE | 32’h0020_0000 |
| 3 | / | / | / | / |
| 4 | / | / | / | / |
| 5 | / | / | / | / |
| 6 | / | / | / | / |
得到的基地址为：
BAR0对应的基地址：32’h00000000
BAR1对应的基地址：32’h00100000
BAR2对应的基地址：32’h00200000
- TSK_DISPLAY_PCIE_MAP
将上面两个扫描的结果显示出来：
- TSK_BAR_PROGRAM
将计算出来的基地址写进BAR中。
虽然使用的是RQ总线，但是Xilinx还是把TLP包打包了一下方便分析。
以写BAR0为例，TLP为：
这是一个寄存器配置TLP包，作用为往地址为0x10(BAR0)写32’h0
line22:TSK_XDMA_FIND_BAR
找到哪个BAR是XDMA BAR并赋值’xdma_bar’变量
具体流程，分别读取映射类型为内存映射的BAR的偏移地址为0x0的数据，我们知道XIlinx对其DMA BAR偏移地址为0x0的寄存器的定义为：
判断的代码为：
寻找的结果：
line24：关于这个系统函数$value$plusargs,这次也学习了一下verilog系统函数：
v
a
l
u
e
value
valueplusargs、
t
e
s
t
test
testplusargs。简单说就是在仿真器运行仿真命令时可以在后面添加一些参数，比如这里可以指定测试用例。
line29:
读取PCIe设备的PCIe to DMA (BAR1)空间，地址为0x00，上面有此寄存器的定义。
根据bit15的值判断是1: AXI4-Stream Interface或0: Memory Mapped AXI4 Interface并选择对应的测试用例是dma_stream0或dma_test0。
line45: 将测试用例的代码包含进来
3.2 sample_tests.vh中测试用例的仿真流程
sample_tests.vh文件中关于名为dma_test0的测试用例的部分为：
else if(testname =="dma_test0")
begin
//------------- This test performs a 32 bit write to a 32 bit Memory space and performs a read back
|//----------------------------------------------------------------------------------------
|// XDMA H2C Test Starts
|//----------------------------------------------------------------------------------------
$display(" *** XDMA H2C *** \n");
$display(" **** read Address at BAR0 = %h\n", board.RP.tx_usrapp.BAR_INIT_P_BAR[0][31:0]);
$display(" **** read Address at BAR1 = %h\n", board.RP.tx_usrapp.BAR_INIT_P_BAR[1][31:0]);
//-------------- Load DATA in Buffer ----------------------------------------------------
board.RP.tx_usrapp.TSK_INIT_DATA_H2C;
|//-------------- DMA Engine ID Read -----------------------------------------------------
board.RP.tx_usrapp.TSK_XDMA_REG_READ(16'h00);
//-------------- Descriptor start address x0100 -----------------------------------------
| board.RP.tx_usrapp.TSK_XDMA_REG_WRITE(16'h4080, 32'h00000100, 4'hF);
//-------------- Start DMA tranfer ------------------------------------------------------
$display(" **** Start DMA H2C transfer ***\n");
fork
//-------------- Writing XDMA CFG Register to start DMA Transfer for H2C ----------------
board.RP.tx_usrapp.TSK_XDMA_REG_WRITE(16'h0004, 32'hfffe7f, 4'hF); // Enable H2C DMA
//-------------- compare H2C data -------------------------------------------------------
$display("------Compare H2C Data--------\n");
board.RP.tx_usrapp.COMPARE_DATA_H2C({16'h0,board.RP.tx_usrapp.DMA_BYTE_CNT}); //input payload bytes
join
loop_timeout = 0;
desc_count = 0;
//For this Example Design there is only one Descriptor used, so Descriptor Count would be 1
while (desc_count == 0 && loop_timeout <= 10) begin
board.RP.tx_usrapp.TSK_XDMA_REG_READ(16'h0040);
$display ("**** H2C status = %h\n", P_READ_DATA);
board.RP.tx_usrapp.TSK_XDMA_REG_READ(16'h48);
$display ("**** H2C Decsriptor Count = %h\n", P_READ_DATA);
if (P_READ_DATA == 32'h1) begin
desc_count = 1;
end else begin
#10;
loop_timeout = loop_timeout + 1;
end
end
if (desc_count != 1) begin
$display ("---***ERROR*** H2C Descriptor count mismatch,Loop Timeout occured ---\n");
end
board.RP.tx_usrapp.TSK_XDMA_REG_READ(16'h40);
$display ("H2C DMA_STATUS = %h\n", P_READ_DATA); // bit2 : Descriptor completed; bit1: Descriptor end; bit0: DMA Stopped
h2c_status = P_READ_DATA;
if (h2c_status != 32'h6) begin
$display ("---***ERROR*** H2C status mismatch ---\n");
end
| $display ("bit2 : Descriptor completed; bit1: Descriptor end; bit0: DMA Stopped\n");
//-------------- XDMA H2C and C2H Transfer separated by 1000ns --------------------------
#1000;
//----------------------------------------------------------------------------------------
// XDMA C2H Test Starts
//----------------------------------------------------------------------------------------
|
$display(" *** XDMA C2H *** \n");
desc_count = 0;
loop_timeout = 0;
//-------------- Load DATA in Buffer ----------------------------------------------------
board.RP.tx_usrapp.TSK_INIT_DATA_C2H;
//-------------- Descriptor start address x0300 -----------------------------------------
board.RP.tx_usrapp.TSK_XDMA_REG_WRITE(16'h5080, 32'h00000300, 4'hF);
// Start DMA transfer
$display(" **** Start DMA C2H transfer ***\n");
fork
//-------------- Writing XDMA CFG Register to start DMA Transfer for C2H ----------------
board.RP.tx_usrapp.TSK_XDMA_REG_WRITE(16'h1004, 32'hfffe7f, 4'hF); // Enable C2H DMA
//compare C2H data
$display("------Compare C2H Data--------\n");
board.RP.tx_usrapp.COMPARE_DATA_C2H({16'h0,board.RP.tx_usrapp.DMA_BYTE_CNT});
join
//For this Example Design there is only one Descriptor used, so Descriptor Count would be 1
while (desc_count == 0 && loop_timeout <= 10) begin
board.RP.tx_usrapp.TSK_XDMA_REG_READ(16'h1040);
$display ("**** C2H status = %h\n", P_READ_DATA);
board.RP.tx_usrapp.TSK_XDMA_REG_READ(16'h1048);
$display ("**** C2H Decsriptor Count = %h\n", P_READ_DATA);
if (P_READ_DATA == 32'h1) begin
desc_count = 1;
end else begin
#10;
loop_timeout = loop_timeout + 1;
end
end
if (desc_count != 1) begin
$display ("---***ERROR*** C2H Descriptor count mismatch,Loop Timeout occured ---\n");
end
board.RP.tx_usrapp.TSK_XDMA_REG_READ(16'h1040);
$display ("C2H DMA_STATUS = %h\n", P_READ_DATA); // bit2 : Descriptor completed; bit1: Descriptor end; bit0: DMA Stopped
c2h_status = P_READ_DATA;
if (c2h_status != 32'h6) begin
$display ("---***ERROR*** C2H status mismatch ---\n");
end
$display ("bit2 : Descriptor completed; bit1: Descriptor end; bit0: DMA Stopped\n");
#100;
#1000;
$finish;
end
注释中写了，这个测试用例执行一个32位到内存空间的写操作，然后回读。
line12: 显示信息
line16: TSK_INIT_DATA_H2C
作用：初始化描述符数据
描述符的格式为：
描述符初始化的值为：
含义：单个描述符，源地址为64’h0000_0400，目的地址为64’h0000_0000，数据长度为16’h0080(128Byte)
line19: TSK_XDMA_REG_READ
作用：读取DMA引擎的ID，也就是读取XDMA BAR 偏移地址为16’h00的寄存器。
line22: TSK_XDMA_REG_WRITE(16’h4080, 32’h00000100, 4’hF)
作用：设置描述符的起始地址为32’h00000100
line29: TSK_XDMA_REG_WRITE(16’h0004, 32’hfffe7f, 4’hF)
作用：使能H2C DMA，开始进行H2C DMA传输
DMA传输的过程：
- 开启DMA后，因为是H2C，首先会收到一个来自EP的读请求：
# req_compl_wd = 1, cq_be = 15, lower_addr = 100, cq_data = 040
- 然后RP用一个读完成包TSK_TX_COMPLETION_DATA发送数据来响应。
# ***** TSK_TX_COMPLETION_DATA ****** addr = 256., byte_count = 32(bytes), len = 8(DW), comp_status = 0(Success)
而我们知道刚才更新的描述符的地址为256，所以首先回的是描述符。
后面还输出一个length = 3 ,是因为最后一拍的数据长度为3DW，所以对应数据选通信号s_axis_cc_tkeep <= #(Tcq) 8'h07;
- EP收到描述符后，再回一个获得DMA数据的读请求
# req_compl_wd = 1, cq_be = 15, lower_addr = 400, cq_data = 100 - RP收到请求后，将对应内存空间的数据以完成包TSK_TX_COMPLETION_DATA发送出去。
# ***** TSK_TX_COMPLETION_DATA ****** addr = 1024., byte_count = 128(bytes), len = 32(DW), comp_status = 0(Success)
我们可以看到，CC总线的数据位宽为256，总共分5拍发送出去，因为第一拍有包头，所以每拍发送的DW数分别为：5DW,8DW,8DW,8DW,3DW，总共发送32DW。
line33: COMPARE_DATA_H2C({16’h0,board.RP.tx_usrapp.DMA_BYTE_CNT});
作用：比较XDMA接收的数据和RP用户TB发送的数据。
首先根据payload_bytes = 128bytes 与数据位宽 （我们设置为64bit，8Bytes）计算得到需要分16beat来传送：
然后分别获得XDMA接收的数据与testbench中给的数据并进行对比：
line38:
作用：分别读取DMA BAR偏移地址为16’h0040、16’h48获得H2C的状态以及描述符计数值：
然后进行C2H测试，步骤差不多，先设置描述符，然后启动C2H DMA，比较在RP-userTB接收存储的数据 与 从RP-userTB发送的H2C传输数据。
4 总结
经过详细的仿真分析，知道了XDMA的配置与使用的详细过程：
-
首先host会读取PCIe EP配置空间，完成BAR初始化，这一步对应PC的上电扫描PCIe设备。
- 扫描PCIe BAR 的范围编号，确定映射类型与范围。
- 根据编号分配基地址。
-
设置好描述符。
-
打开DMA使能。
-
完成数据传输。
欢迎关注我的个人公众号：
5 附件
5.1 Modelsim波形文件
Modelsim Version：
Modelsim SE-64 10.5
Revision:2016.02
Date:Feb 13 2016
链接：https://pan.baidu.com/s/16LbV8CPwxHe_j304J_Dhjg
提取码：open
【20211103补充】Modelsim波形文件的保存与打开方法
5.2 Modelsim所有的输出信息
# [ 4995000] : System Reset Is De-asserted...
# ** Warning: (vsim-12033) ../../../imports/board.v(163): Specified assertion type is not supported. Ignoring the assertion control task.
# Time: 4995 ns Iteration: 1 Instance: /board
# [ 149451604] : Transaction Reset Is De-asserted...
# [ 149455504] : Writing Cfg Addr [0x00000001]
# [ 149491504] : Reading Cfg Addr [0x0000001a]
# [ 149519504] : Writing Cfg Addr [0x0000001a]
# [ 150691529] : Transaction Link Is Up...
# [ 150699529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 151695504] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 152699504] : Check Max Link Speed = 2.5GT/s - PASSED
# [ 152699504] : Check Negotiated Link Width = 4 - PASSED
# [ 152707504] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 153703529] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 154707529] : Check Device/Vendor ID - PASSED
# [ 154715529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 155711504] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 156715504] : Check CMPS ID - PASSED
# [ 156715504] : SYSTEM CHECK PASSED
# [ 156715504] : Inspecting Core Configuration Space...
# [ 156723504] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 157131529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 157711529] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 158135504] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 159139504] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 159547529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 160127529] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 160543504] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 161555504] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 161963529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 162543529] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 162967504] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 163971504] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 164379529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 164959529] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 165375504] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 166387504] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 166795529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 167375529] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 167799504] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 168803504] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 169211529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 169791529] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 170207504] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 171219504] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 171627529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 172207529] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 172631504] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 173627504] PCI EXPRESS BAR MEMORY/IO MAPPING PROCESS BEGUN...
# BAR 0: VALUE = 00000000 RANGE = fff00000 TYPE = MEM32 MAPPED
# BAR 1: VALUE = 00100000 RANGE = ffff0000 TYPE = MEM32 MAPPED
# BAR 2: VALUE = 00200000 RANGE = fff00000 TYPE = MEM32 MAPPED
# BAR 3: VALUE = 00000000 RANGE = 00000000 TYPE = DISABLED
# BAR 4: VALUE = 00000000 RANGE = 00000000 TYPE = DISABLED
# BAR 5: VALUE = 00000000 RANGE = 00000000 TYPE = DISABLED
# EROM : VALUE = 00000000 RANGE = 00000000 TYPE = DISABLED
# [ 173627504] : Setting Core Configuration Space...
# [ 173635504] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 174043504] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 174451529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 174623529] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 174859504] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 175031504] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 175267529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 175439529] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 175675504] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 175847504] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 176083529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 176255529] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 176491504] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 176663504] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 176899529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 177071529] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 177479504] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 177887529] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 180907529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 181967529] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 182947504] : Data read 00000000 from Address 0x0000
# XDMA BAR : BAR 0 is NOT XDMA BAR
#
# [ 182955504] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 184095529] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 184995529] : Data read 1fc00006 from Address 0x0000
# XDMA BAR found : BAR 1 is XDMA BAR
#
# [ 185003529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 186143504] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 187035504] : Data read 1fc00006 from Address 0000
# *** Running XDMA AXI-MM test {dma_test0}......
# *** XDMA H2C ***
#
# **** read Address at BAR0 = 00000000
#
# **** read Address at BAR1 = 00100000
#
# **** TASK DATA H2C ***
#
# **** Initilize Descriptor data ***
#
# **** Descriptor data *** data = 13, addr= 256
#
# **** Descriptor data *** data = 00, addr= 257
#
# **** Descriptor data *** data = 4b, addr= 258
#
# **** Descriptor data *** data = ad, addr= 259
#
# **** Descriptor data *** data = 80, addr= 260
#
# **** Descriptor data *** data = 00, addr= 261
#
# **** Descriptor data *** data = 00, addr= 262
#
# **** Descriptor data *** data = 00, addr= 263
#
# **** Descriptor data *** data = 00, addr= 264
#
# **** Descriptor data *** data = 04, addr= 265
#
# **** Descriptor data *** data = 00, addr= 266
#
# **** Descriptor data *** data = 00, addr= 267
#
# **** Descriptor data *** data = 00, addr= 268
#
# **** Descriptor data *** data = 00, addr= 269
#
# **** Descriptor data *** data = 00, addr= 270
#
# **** Descriptor data *** data = 00, addr= 271
#
# **** Descriptor data *** data = 00, addr= 272
#
# **** Descriptor data *** data = 00, addr= 273
#
# **** Descriptor data *** data = 00, addr= 274
#
# **** Descriptor data *** data = 00, addr= 275
#
# **** Descriptor data *** data = 00, addr= 276
#
# **** Descriptor data *** data = 00, addr= 277
#
# **** Descriptor data *** data = 00, addr= 278
#
# **** Descriptor data *** data = 00, addr= 279
#
# **** Descriptor data *** data = 00, addr= 280
#
# **** Descriptor data *** data = 00, addr= 281
#
# **** Descriptor data *** data = 00, addr= 282
#
# **** Descriptor data *** data = 00, addr= 283
#
# **** Descriptor data *** data = 00, addr= 284
#
# **** Descriptor data *** data = 00, addr= 285
#
# **** Descriptor data *** data = 00, addr= 286
#
# **** Descriptor data *** data = 00, addr= 287
#
# [ 187043504] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 188183529] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 189075529] : Data read 1fc00006 from Address 0000
# [ 189075529] : Sending Data write task at address 00004080 with data 00000100
# [ 189083529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 189483504] : Done register write!!
# **** Start DMA H2C transfer ***
#
# [ 189483504] : Sending Data write task at address 00000004 with data 00fffe7f
# ------Compare H2C Data--------
#
# Enters into compare read data task at 1.89484e+008ns
#
# payload bytes=00000080, data_beat_count = 16
#
# [ 189491504] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 189891529] : Done register write!!
# [ 190719529] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# req_compl_wd = 1, cq_be = 15, lower_addr = 100, cq_data = 040
# ***** TSK_TX_COMPLETION_DATA ****** addr = 256., byte_count = 32, len = 8, comp_status = 0
#
# length = 3
#
# [ 190731529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 190731529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 192039504] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# req_compl_wd = 1, cq_be = 15, lower_addr = 400, cq_data = 100
# ***** TSK_TX_COMPLETION_DATA ****** addr = 1024., byte_count = 128, len = 32, comp_status = 0
#
# length = 27
#
# length = 19
#
# length = 11
#
# [ 192059529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# length = 3
#
# --- H2C data at XDMA = 0000000000000000000000000000000000000000000000000706050403020100 ---
#
# --- H2C data at XDMA = 0000000000000000000000000000000000000000000000000f0e0d0c0b0a0908 ---
#
# --- H2C data at XDMA = 0000000000000000000000000000000000000000000000001716151413121110 ---
#
# --- H2C data at XDMA = 0000000000000000000000000000000000000000000000001f1e1d1c1b1a1918 ---
#
# --- H2C data at XDMA = 0000000000000000000000000000000000000000000000002726252423222120 ---
#
# --- H2C data at XDMA = 0000000000000000000000000000000000000000000000002f2e2d2c2b2a2928 ---
#
# --- H2C data at XDMA = 0000000000000000000000000000000000000000000000003736353433323130 ---
#
# --- H2C data at XDMA = 0000000000000000000000000000000000000000000000003f3e3d3c3b3a3938 ---
#
# --- H2C data at XDMA = 0000000000000000000000000000000000000000000000004746454443424140 ---
#
# --- H2C data at XDMA = 0000000000000000000000000000000000000000000000004f4e4d4c4b4a4948 ---
#
# --- H2C data at XDMA = 0000000000000000000000000000000000000000000000005756555453525150 ---
#
# --- H2C data at XDMA = 0000000000000000000000000000000000000000000000005f5e5d5c5b5a5958 ---
#
# --- H2C data at XDMA = 0000000000000000000000000000000000000000000000006766656463626160 ---
#
# --- H2C data at XDMA = 0000000000000000000000000000000000000000000000006f6e6d6c6b6a6968 ---
#
# --- H2C data at XDMA = 0000000000000000000000000000000000000000000000007776757473727170 ---
#
# --- H2C data at XDMA = 0000000000000000000000000000000000000000000000007f7e7d7c7b7a7978 ---
#
# --- Data Stored in TB for H2C Transfer = 0000000000000000000000000000000000000000000000000706050403020100 ---
#
# --- Data Stored in TB for H2C Transfer = 0000000000000000000000000000000000000000000000000f0e0d0c0b0a0908 ---
#
# --- Data Stored in TB for H2C Transfer = 0000000000000000000000000000000000000000000000001716151413121110 ---
#
# --- Data Stored in TB for H2C Transfer = 0000000000000000000000000000000000000000000000001f1e1d1c1b1a1918 ---
#
# --- Data Stored in TB for H2C Transfer = 0000000000000000000000000000000000000000000000002726252423222120 ---
#
# --- Data Stored in TB for H2C Transfer = 0000000000000000000000000000000000000000000000002f2e2d2c2b2a2928 ---
#
# --- Data Stored in TB for H2C Transfer = 0000000000000000000000000000000000000000000000003736353433323130 ---
#
# --- Data Stored in TB for H2C Transfer = 0000000000000000000000000000000000000000000000003f3e3d3c3b3a3938 ---
#
# --- Data Stored in TB for H2C Transfer = 0000000000000000000000000000000000000000000000004746454443424140 ---
#
# --- Data Stored in TB for H2C Transfer = 0000000000000000000000000000000000000000000000004f4e4d4c4b4a4948 ---
#
# --- Data Stored in TB for H2C Transfer = 0000000000000000000000000000000000000000000000005756555453525150 ---
#
# --- Data Stored in TB for H2C Transfer = 0000000000000000000000000000000000000000000000005f5e5d5c5b5a5958 ---
#
# --- Data Stored in TB for H2C Transfer = 0000000000000000000000000000000000000000000000006766656463626160 ---
#
# --- Data Stored in TB for H2C Transfer = 0000000000000000000000000000000000000000000000006f6e6d6c6b6a6968 ---
#
# --- Data Stored in TB for H2C Transfer = 0000000000000000000000000000000000000000000000007776757473727170 ---
#
# --- Data Stored in TB for H2C Transfer = 0000000000000000000000000000000000000000000000007f7e7d7c7b7a7978 ---
#
# *** H2C Transfer Data MATCHES ***
#
# [ 193141220] : XDMA H2C Test Completed Successfully
# [ 193147529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 194287504] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 195179504] : Data read 00000006 from Address 0040
# **** H2C status = 00000006
#
# [ 195187504] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 196327529] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 197219529] : Data read 00000001 from Address 0048
# **** H2C Decsriptor Count = 00000001
#
# [ 197227529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 198367504] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 199259529] : Data read 00000006 from Address 0040
# H2C DMA_STATUS = 00000006
#
# bit2 : Descriptor completed; bit1: Descriptor end; bit0: DMA Stopped
#
# *** XDMA C2H ***
#
# **** TASK DATA C2H ***
#
# **** Initilize Descriptor data ***
#
# **** Descriptor data *** data = 13, addr= 768
#
# **** Descriptor data *** data = 00, addr= 769
#
# **** Descriptor data *** data = 4b, addr= 770
#
# **** Descriptor data *** data = ad, addr= 771
#
# **** Descriptor data *** data = 80, addr= 772
#
# **** Descriptor data *** data = 00, addr= 773
#
# **** Descriptor data *** data = 00, addr= 774
#
# **** Descriptor data *** data = 00, addr= 775
#
# **** Descriptor data *** data = 00, addr= 776
#
# **** Descriptor data *** data = 00, addr= 777
#
# **** Descriptor data *** data = 00, addr= 778
#
# **** Descriptor data *** data = 00, addr= 779
#
# **** Descriptor data *** data = 00, addr= 780
#
# **** Descriptor data *** data = 00, addr= 781
#
# **** Descriptor data *** data = 00, addr= 782
#
# **** Descriptor data *** data = 00, addr= 783
#
# **** Descriptor data *** data = 00, addr= 784
#
# **** Descriptor data *** data = 08, addr= 785
#
# **** Descriptor data *** data = 00, addr= 786
#
# **** Descriptor data *** data = 00, addr= 787
#
# **** Descriptor data *** data = 00, addr= 788
#
# **** Descriptor data *** data = 00, addr= 789
#
# **** Descriptor data *** data = 00, addr= 790
#
# **** Descriptor data *** data = 00, addr= 791
#
# **** Descriptor data *** data = 00, addr= 792
#
# **** Descriptor data *** data = 00, addr= 793
#
# **** Descriptor data *** data = 00, addr= 794
#
# **** Descriptor data *** data = 00, addr= 795
#
# **** Descriptor data *** data = 00, addr= 796
#
# **** Descriptor data *** data = 00, addr= 797
#
# **** Descriptor data *** data = 00, addr= 798
#
# **** Descriptor data *** data = 00, addr= 799
#
# [ 199260721] : Sending Data write task at address 00005080 with data 00000300
# [ 199267529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 199667504] : Done register write!!
# **** Start DMA C2H transfer ***
#
# [ 199667504] : Sending Data write task at address 00001004 with data 00fffe7f
# ------Compare C2H Data--------
#
# payload_bytes = 00000080, data_beat_count = 00000004
#
# [ 199675504] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 200075529] : Done register write!!
# [ 200903529] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# req_compl_wd = 1, cq_be = 15, lower_addr = 300, cq_data = 0c0
# ***** TSK_TX_COMPLETION_DATA ****** addr = 768., byte_count = 32, len = 8, comp_status = 0
#
# length = 3
#
# [ 200915529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 200915529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# -- C2H data at RP = 1f1e1d1c1b1a191817161514131211100f0e0d0c0b0a09080706050403020100--
#
# -- C2H data at RP = 3f3e3d3c3b3a393837363534333231302f2e2d2c2b2a29282726252423222120--
#
# -- C2H data at RP = 5f5e5d5c5b5a595857565554535251504f4e4d4c4b4a49484746454443424140--
#
# -- C2H data at RP = 7f7e7d7c7b7a797877767574737271706f6e6d6c6b6a69686766656463626160--
#
# -- Data Stored in TB = 1f1e1d1c1b1a191817161514131211100f0e0d0c0b0a09080706050403020100--
#
# -- Data Stored in TB = 3f3e3d3c3b3a393837363534333231302f2e2d2c2b2a29282726252423222120--
#
# -- Data Stored in TB = 5f5e5d5c5b5a595857565554535251504f4e4d4c4b4a49484746454443424140--
#
# -- Data Stored in TB = 7f7e7d7c7b7a797877767574737271706f6e6d6c6b6a69686766656463626160--
#
# *** C2H Transfer Data MATCHES ***
#
# [ 202765529] : XDMA C2H Test Completed Successfully
# [ 202767529] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 202771529] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 203911504] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 204803504] : Data read 00000006 from Address 1040
# **** C2H status = 00000006
#
# [ 204811504] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 205951529] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 206843504] : Data read 00000001 from Address 1048
# **** C2H Decsriptor Count = 00000001
#
# [ 206851504] : TSK_PARSE_FRAME on Transmit
#
# frame_store_tx = 0x4a
# [ 207991504] : TSK_PARSE_FRAME on Receive
#
# frame_store_tx = 0x4a
# [ 208883529] : Data read 00000006 from Address 1040
# C2H DMA_STATUS = 00000006
#
# bit2 : Descriptor completed; bit1: Descriptor end; bit0: DMA Stopped
#
# ** Note: $finish : ../../../imports/sample_tests.vh(265)
# Time: 208884629 ps Iteration: 0 Instance: /board/RP/tx_usrapp
扫一扫
1万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
