FPGA学习第五课 计数器级联的一些问题

• 使用BCD计数器有一些好处，比如在使用数码管显示的时候，可以节省逻辑资源使用。如果使用一般方法，需要把一个很大的数分成百、十、个位数来进行显示，需要进行若干次取余、除法计算，消耗更多的逻辑元件。BCD方式则每个计数器就单独记录一位了。

• 本节从一个基本的计数器构建开始讲起，然后搭建一个BCD 3位计数器级联的计数器。

• 这里总结一下需要注意的问题：

1. 进位问题
   如果使用时序逻辑方式进位，需要格外小心进位逻辑对不对。比如，在低位的计数器为9时产生一个进位，看上去是没有问题的，但实操后会发现十位数、百位数滞后进位，这就是时序逻辑没有考虑正确。
   此时换成组合逻辑就更清晰一些。
2. 第二点说一个仿真技巧（好像算不上问题）‘’
   如果有级联等变量依赖情况，如果出现问题，仿真时可以独立查看每个模块的输出。在画圈的下面。Ctrl+A全选，再按下Ctrl+G，就会按组进行分类，如果又不需要的 额外的波形，删除掉即可