【原创】SystemVerilog中的typedef前置声明方式

最新推荐文章于 2024-02-23 18:30:11 发布
最新推荐文章于 2024-02-23 18:30:11 发布
阅读量1.8k 收藏 17
点赞数 1
分类专栏： SystemVerilog typedef 文章标签： 开发语言
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_46345246/article/details/120638414
版权

SystemVerilog中，为了是代码简洁、易记，允许用户根据个人需要使用typedef自定义数据类型名，常用的使用方法可参见“define和typedef区别”。但是在SystemVerilog引入面向对象编程后，经常会遇到在编写某个类或者类型的定义之前需要先使用对变量进行声明，往往这种情况下编译都会报错，为此本文示例typedef的另外一种用法，可以称之为“forward typedef”。

【示例】未使用forward typedef 

图片

【仿真结果】 

图片

示例中，因为transaction的定义出现在使用该类型的transactor之后，所以在编译时，仿真器编译到transactor中的transaction时&

最低0.47元/天 解锁文章
硅芯思见
关注
  • 1
    点赞
  • 踩
  • 17
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
systemVerilog的typedef用法
cy413026的博客
02-10 8753
1. 常用自定义类型 typedef int WIDTH_TYPE 2. 前置定义 常用在要用的class还没有定义时，提前typedef一下 1 typedef class B;//typedef B 2 class A； 3 B b; 4 int xx; 5 endclass 6 7 class B; 8 A a; 9 logic tmp; 10 endclass 如上在定义class A时，使用了class B，但B还没有定义，可以在前面先 typede
SystemVerilog 语法（3）typedef 的使用
记录学习历程
04-12 2354
在这个示例中，我们分别定义了两个typedef：memory_t和reg_t。在这个例子中，我们使用 typedef 定义了一个新的数据类型 week_t，该类型实际上是一个枚举类型，表示星期几。综上所述，typedef 是 SystemVerilog 中非常有用的语言构造之一，可以将现有基本类型、结构和联合定义为新的自定义类型，以提高代码可读性和可维护性。以上代码分别定义了一个名为 mem 的 memory_t 结构体变量和一个名为 reg 的 reg_t 联合体变量。
SystemVerilog语法基础——7高级语法（1）：typedef、struct、enum、union
weixin_42454243的博客
04-20 3651
高级语法（1）：typedef前言1 typedef基础2 struct3 enum4 union 前言 视频语法学习：B站链接 笔记原地址：https://github.com/Tan-YiFan/DigitalLogic-Autumn2020/tree/syntax/syntax网络不好，可能打不开。 数字电路中，万物皆为二进制。 类型统一为logic，符合这一规律。但这对程序员，可能不太友好。 需要管理变量的位数 同一位数的信号，可能意义完全不同（1010可能是格雷码/正常数值） 对此，引入自定义
System Verilog浅学——5.typedef——struct
最新发布
honev.blog.csdn.net
02-23 644
struct语法有很多好处，用途也很广，例如可以使用struct结构来优化流水线寄存器的编写。结构体struct可以描述一组相关的数据。
SystemVerilog数据类型
GGbao_的博客
04-29 713
由于struct只是一个数据的集合,所以它是可综合的。struct创建新类型创建一个 pixel类型} pizel;上述声明只是创建了一个pixel变量。要想在端口和程序中共享它,则必须创建一个新的类型,如例pixel结构) pixel_s;对结构初始化可以在声明或者过程赋值语句中把多个值赋给一个结构体,就像数组那样。赋值时要把数值放到带单引号的大括号中。使用typedef创建联合（可以容纳不同数据类型）real f;} num_u;num_u un;un.f=0.0;
systemverilog中struct和union的一种用法
08-02
在 SystemVerilog 中，union 可以用于实现对同一个存储空间的多种读写方式。例如，下面的代码定义了一个 union，用于存储以太网帧数据： typedef union packed { eth_frame eth; bit [0:179] [3:0] Mem; } ...
JSONinSV：Systemverilog中的JSON库
03-04
Systemverilog中的JSON库 简介 JSON是应用广泛的一种数据表示格式，JSONinSV是使用SystemVerilog实现的JSON库。 2016年，我在网络上发现了某大牛发布的JSON教程，开始接触到JSON，后面陆续开始基于JSON开发了一些...
UE中systemverilog高亮uew文件
01-13
UE中systemverilog高亮uew文件
svinst：确定在SystemVerilog文件中声明和实例化的模块
02-02
在SystemVerilog中，模块声明定义了一个新的逻辑结构，它包含了逻辑门、寄存器、任务、函数等元素。模块声明通常以`module`关键字开始，后跟模块名，然后是输入、输出、 inout端口列表（如果有的话）。例如： ```...
SystemVerilog语言简介(二)
12-09
6. 用户定义的类型 Verilog不允许用户定义新的数据类型。SystemVerilog通过使用typedef提供了一种方法来定义新的数据类型，这一点与C语言类似。用户定义的类型可以与其它数据类型一样地使用在声明当中。例如： typedef unsigned int uint; uint a, b; 一个用户定义的数据类型可以在它的定义之前使用，只要它首先在空的typedef中说明，例如： typedef int48; // 空的typedef，在其他地方进行完整定义 int48 c; 7. 枚举类型 在Verilog语言中不存在枚举类型。标识
SystemVerilog中类的定义及实例.doc
02-04
但请注意，这里的写法在SystemVerilog中是不标准的，正确的声明应为`Tran Tr;`，这样`Tran`就是一个`Tr`类的对象。 3. **类的实例化**： 实例化一个类意味着创建一个具体的对象。在SystemVerilog中，这通常通过...
SystemVerilog学习（4）——自定义结构
apple_53311083的博客
10-22 558
SV自定义类型
SystemVerilog声明的位置
小柚子的博客
12-18 877
SystemVerilog声明的位置 1、包（package） (1)包的定义 SystemVerilog的包在package和endpackage之间定义 包中可以包含的可综合的结构有 （1）parameter和localparam常量定义 （2）const变量定义 （3）typedef用户定义类型 （4）全自动task和function定义 （5）从其他包中import语句 （6）操作符重载定义 在包中还可以进行全局变量声明、静态任务定义和静态函数定义。但是这些是不可综合的。 包是一个独立的声明空间，不
SystemVerilog语法基础——9高级语法（3）：预编译命令
weixin_42454243的博客
04-20 1239
高级语法（1）：typedef前言1 typedef基础2 struct 前言 视频语法学习：B站链接 笔记原地址：https://github.com/Tan-YiFan/DigitalLogic-Autumn2020/tree/syntax/syntax网络不好，可能打不开。 数字电路中，万物皆为二进制。 类型同一为logic，符合这一规律。但这对程序员，可能不太友好。 需要管理变量的位数 同一位数的信号，可能意义完全不同 对此，引入自定义类型语法typedef。 1 typedef基础 基本格式为：t
typedef用法总结
System Architect
01-07 837
第一、四个用途 用途一： 定义一种类型的别名，而不只是简单的宏替换。可以用作同时声明指针型的多个对象。比如： char* pa, pb; // 这多数不符合我们的意图，它只声明了一个指向字符变量的指针，  // 和一个字符变量； 以下则可行： typedef char* PCHAR; // 一般用大写 PCHAR pa, pb; // 可行，同时声明了两个指向字符变量的指针
typedef 向前声明_C语言结构的typedef与前向声明
weixin_39911007的博客
01-14 231
I was using typedef for structures everywhere in my application. I then started to refactor into severalheader files when it started to get clunky. I noticed I needed to forward declare Object, and Kl...
system verilog
timewh的专栏
07-05 1911
SystemVerilog语言简介 SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE 1364-2001 Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压缩和非压缩数组、 接口、断言等等，这些都使得SystemVerilog在一个更高的抽象层次上提高了设计建模的能力。SystemVerilog由Accellera开发，它主要定位在芯片的实现和验证流程上，并为系统级的设计流程提供了强大的连接能力。下面我们从几个方面对SystemVeril
【从零开始学习 SystemVerilog】2.14、SystemVerilog 数据类型—— typedef（用户自定义数据类型）
努力，加油每一天鸭~
09-09 372
【从零开始学习 SystemVerilog】2.14、SystemVerilog 数据类型—— typedef（用户自定义数据类型）
SystemVerilog typedef
10-19
SystemVerilog typedef是一种用于创建自定义数据类型的关键字。它允许用户将现有的数据类型组合成新的数据类型，以增加代码的可读性和重用性。使用typedef，用户可以创建新的数据类型，例如结构体、联合体、枚举类型等，并将其用于声明变量、参数、函数返回类型等。此外，typedef还可以用于简化代码中的复杂数据类型，例如使用typedef将一个复杂的数据类型重命名为一个简单的名称，以提高代码的可读性。在SystemVerilog中，typedef的用法非常灵活，可以用于各种场景，例如创建别名、定义结构体、联合体、枚举类型等。下面是一个使用typedef创建结构体的示例： typedef struct { logic [7:0] data; logic [3:0] addr; } mem_t; 使用上述代码，我们定义了一个名为mem_t的结构体，其中包含两个成员变量data和addr。这个结构体可以用于声明变量、参数、函数返回类型等。例如： mem_t mem1; mem_t read_mem(logic [3:0] addr); 通过上述代码，我们可以声明一个名为mem1的变量，它的类型是mem_t结构体；还可以声明一个名为read_mem的函数，它的返回类型是mem_t结构体，参数是一个4位的地址。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

硅芯思见

你的鼓励是我创作的最大源泉

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值