硅芯思见：SystemVerilog中的静态约束

最新推荐文章于 2023-05-17 17:06:10 发布
最新推荐文章于 2023-05-17 17:06:10 发布
阅读量227 收藏
点赞数
分类专栏： SystemVerilog 文章标签： 开发语言
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_46345246/article/details/126615063
版权
本文介绍了SystemVerilog中的static约束机制，用于实现类中所有对象共享约束块的控制。通过示例展示了非静态约束和静态约束的区别，解释了如何通过一个对象控制同一类型所有对象的约束状态，强调了static约束在多对象同步控制中的作用。
摘要由CSDN通过智能技术生成

更多内容请关注下面公众号，其中更新更多内容！

硅芯思见

本文纯属学习之用，欢迎指正文中不足，封面图片若有侵权，请及时沟通！

在一个类中设置约束时，有时会需要该类的所有对象都可以实现对于概率约束块的共享控制，从而达到一呼百应的效果，在SystemVerilog中提供了一种static约束机制，实现了约束块的共享控制。本文将通过示例说明static约束块如何实现一个对象对多个对象的约束块的统一控制。

【示例】非静态约束块

【仿真结果】

示例中，类A中定义了一个约束块c_limit，在top_tb中声明了两个句柄Aobj0和Aobj1，在没有对约束块进行任何控制的情况下，分别对2个句柄指向的对象进行随机化，从仿真结果可以看到两个对象的随机值分布情况一样。然后通过句柄Aobj0调用constraint_mode()控制约束块c_limit不使能，再次通过两个句柄调用randomize进行随机化，通过仿真结果可以观测到，仅Aobj0指向的对象随机不受约束块c_limit控制&#x

最低0.47元/天 解锁文章
硅芯思见
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
【从零开始学习 SystemVerilog】8.10、SystemVerilog 约束—— Static Constraints（静态约束）
努力，加油每一天鸭~
09-12 197
【从零开始学习 SystemVerilog】8.10、SystemVerilog 约束—— Static Constraints（静态约束）
SystemVerilog数组约束
qq_39794062的博客
02-09 1277
一、打开或关闭约束 一个类可以包含多个约束块，可以把不同的约束块用于不同测试。 各个约束块之间的约束内容是互相协调不违背的。 使用内建的constraint_mode()函数可以根据不同的需要打开或者关闭约束。 二、内嵌约束 多个约束块之间会相互作用，用来使能和禁止这些约束的代码也会增加测试的复杂性。 约束需要考虑类的开放封闭原则。 SV允许使用randomize() with来增加额外的约束，这和在类里增加约束是等效的，但同时要注意内部约束和外部约束之间应该是协调的，如果出现互相违背的情况，那么 随
System Verilog随机约束
Turn_vs的博客
05-16 840
目录 随机约束与分布 声明随机变量的类 约束块 数组约束 随机约束与分布 随机测试可以找到未知缺陷、减少代码量； 约束使随机自由是一种合法的随机，即限定激励的合法范围； 随机分布：器件配置、环境配置、原始输入配置、延时、协议异常 注意：随机发生在仿真阶段 声明随机变量的类 第一步声明含关键词rand、randc和constrait的类，第二步例化并在initial中使用：句柄.randomize class Packet; rand bit[31:0] src,dst,data[
system verilog验证(二)之约束
qq_54649447的博客
12-21 308
随机化约束，顾名思义就是让被随机的变量得到期望的数值。比如： 定义了一个随机化类rand_class rand class rand bit[7:0]a; randc bit[15:0]b; endclass rand_class rand_class_r； 不加任何约束的话，执行rand_class_r.randomize()之后，a的值范围为0~255，b的值范围为0~65535。如果我们想要得到a的值...
数据库复习——数据库的完整性约束（静态约束与动态约束示例）
无由页的博客
08-10 3490
前言 总结一下，数据库完整性约束几个列子 正文 一、静态完整性：Create Table CreateTable有三种功能：定义关系模式、定义完整性约束和定义物理存储特性 定义完整性约束条件： 列完整性 表完整性 Col_constr列约束 一种域约束类型，对单一列的值进行约束 Col_constr列约束：只能应用在单一列上，其后面的约束如UNIQUE,PRIMARY KEY及search_cond只能是单一列唯一、单一列为主键、和单一列相关 示例 Create Table Student (
JSONinSV：Systemverilog中的JSON库
03-04
Systemverilog中的JSON库 简介 JSON是应用广泛的一种数据表示格式，JSONinSV是使用SystemVerilog实现的JSON库。 2016年，我在网络上发现了某大牛发布的JSON教程，开始接触到JSON，后面陆续开始基于JSON开发了一些...
onehot:SystemVerilog中的参数化一键编码器
04-11
SystemVerilog中的参数化onehot编码器目录描述SystemVerilog中的参数化一键编码器。 这是在SystemVerilog中实现的二进制到单热码编码器。 该电路是组合的。 输入bin的位宽可以通过参数WIDTH来指定。 输出onehot的...
reflection:SystemVerilog 的反射 API
05-29
SystemVerilog 是一种高级的硬件描述语言，广泛用于验证和设计复杂的集成电路。...在“reflection-master”这个压缩包中，可能包含了一系列示例和教程，帮助学习和理解如何在实践中应用SystemVerilog的反射API。
systemverilog-python:Systemverilog DPI-C调用Python函数
03-06
systemverilog-python Systemverilog DPI-C调用Python函数 0.systemverilog_only python3 -m pip install scapy cd 0.systemverilog_only export PYTHONPATH=. make 日志 \rm -rf simv* csrc* *.log __pycache_...
svreal:SystemVerilog中可合成的实数库，支持定点和浮点格式
05-28
svreal是一个SystemVerilog库，可以轻松地在SystemVerilog中以可综合的方式执行实数运算。 定点和浮点表示形式均受支持。 默认情况下，使用定点格式。 指数和对齐方式的细节会自动处理，因此用户可以自由自定义...
system verilog学习记录2--类和随机约束
qq_41186941的博客
01-30 1534
system verilog学习记录2–类和随机约束 类 类的特点：封装，继承，多态。 对象创建的初始化顺序,(有super.new()) 1). 子类实例在初始化的时候要先调用父类的new()； 2). 父类new()完成后，子类成员变量初始化； 3). 最后才会执行子类的new()函数中的剩余代码。 父类和子类如果出现两个同名的成员方法？ 默认没有任何关系 但是如果子类中没有写该同名方法，子类默认直接继承父类的方法。 但是子类中一旦写了和父类同名的方法，则需要用super来继承该方法，否则就是两
[SV]Constraint modes and Static Constraints
元直的博客
07-16 891
Constraint Modes Theconstraint_mode()method can be used to disable any particular constraint block.By default constraint_mode value for all the constraint blocks will be 1. constraint_...
数据库完整性
最新发布
weixin_61426225的博客
05-17 977
实体完整性和参照完整性是所有关系都必须遵守的，被称为关系的不变性用户自定义的完整性可以分为属性级的、关系级的、数据库级的。
systemverilog学习 === 随机化约束（完结）
weixin_45614076的博客
08-15 2253
systemverilog学习 随机化约束（完结）
systemverilog-随机约束
Nie_You的博客
08-01 1522
systemverilog的随机约束整理。
StstemVerilog中的约束 constraint
lc_2418059806的博客
01-12 5234
1）关键字：extends 2）constraint_mode() 3）soft 约束有冲突的话，不报错，加soft的约束优先级变低，以另一个为准 4）对pre_randomize() 方法的集成 5）rand_mode(0)，关闭某个变量的随机，会保持初始值0. 6）inside关键字 7) constraint -> ，相当于if前置条件
System Verilog的约束constraint
热门推荐
u010491580的博客
03-01 1万+
约束编程是system verilog中一个很强大的编程方法，它让我们创建的对象可以很轻松扩展功能或约束对象实现指定的功能
如何 "使用" 静态方法约束实现类或子类
Myth的博客
02-25 1256
场景 自己写一个工具包, 实现了Excel的导入导出, 然后通过自定义的注解来配置类的属性和Excel列的一一对应 然后有一个需求是在类中配置Excel的标题, 为了让每个Excel表格对应的实体类都要有这个属性或方法, 使用了接口 做到了方法的约束, 那么只需拿到一个对象即可调用方法, 传入标题值 那么这种做法 要从集合中拿到一个元素, 然后调用一个方法, 我认为这个标题的属性应该是要静态...
静态时序和时序约束
铭云石
03-06 1435
静态时序静态时序中，组成设计的元件分类成组合逻辑和时序逻辑两大类。 在vivado中，设计是否满足性能要求是由静态时序分析（Static Timing Analysis，STA）来校验和验证的，在静态时序分析STA中元件的功能并不重要，重要的是元件的性能。在vivado中，静态时序引擎是基于基本元件，这意味着时序特征是为每个基本元件而作的。设计中延时来自于以下因素： FPGA的构图与设计的实现；
IEEE Std 1800-2017：SystemVerilog统一硬件设计与验证标准
8. **约束和随机化**：SystemVerilog中的约束随机化允许生成符合特定条件的随机数据，这对于进行大规模的激励生成和覆盖率探索非常有用。 9. **接口和类的组合**：SystemVerilog允许接口和类的组合，这意味着可以将...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

硅芯思见

你的鼓励是我创作的最大源泉

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值