(103)Verilog[非门设计]
1 本节目录
1.1 本节目录
1.2 Verilog介绍
1.3 Verilog[非门设计]
1.4 结束语
2 Verilog介绍
第一,Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language),以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言,都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司(该公司于1989年被Cadence公司收购)开发。两种HDL均为IEEE标准。
第二,Verilog可以从五个层次对电路(系统)进行描述,包括:系统级、算法级、寄存器传输级(即RTL级)、门级、开关级。我们平时用的最多的为RTL级,故Verilog代码也经常被称为RTL代码。
第三,在笔者看来,掌握一门语言最快速的方法就是在实际应用中去学习,Verilog HDL也不例外。
第四,Verilog是一种硬件描述语言:用形式化方法(文本形式)来描述和设计数字电路和数字系统的高级模块化语言。可编写设计文件、建立电路模型、编写测试文件进行仿真。
第五,Verilog语言最初是于1983 年由Gateway Design Automation 公司为其模拟器产品开发的硬件建模语言。Verilog 语言于1995 年成为IEEE 标准,称为IEEE Std1364-1995,也就是通常所说的Verilog-95。Verilog-2001