Verilog学习笔记——02——4位与非门仿真

已于 2023-05-17 13:41:46 修改
阅读量1.2k 收藏 7
点赞数 1
文章标签： 学习 笔记
于 2023-05-17 13:39:13 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_71484895/article/details/130723433
版权

一、设计流程

image-20211117182951018

 二、位逻辑操作运算符

image-20211117190919154

 三、四位与非门代码

//2023-5-17
//4位与非门
`timescale 1ns/10ps
module nand_gat_4 (
A,
B,
out
);

input[3:0] A;
input[3:0] B;
output[3:0] out;

assign out = ~(A&B);

endmodule

//------testbench of nand_gate_4-----
module nand_gate_4_tb ;
reg[3:0] A;
reg[3:0] B;
wire[3:0] out;
nand_gat_4 nand_gat_4(
.A(A),
.B(B),
.out(out)
);

initial begin
	A<=4'b0000;
	B<=4'b0000;
	#15 
	A<=4'b0010;
	B<=4'b0001;
	#15 
	A<=4'b0100;
	B<=4'b0111;
	#15 
	A<=4'b0101;
	B<=4'b0010;
	#15 
	A<=4'b1111;
	B<=4'b1010;
	#15
	$stop;

end
endmodule

四、仿真波形

 

PS:~代表按位取反

学习内容总结自网络，主讲教师为北京交通大学李金城老师

m0_71484895
关注
Verilog学习之Four-input gates
Shining0596_Limcy
08-14 1710
构建一个具有四个输入的组合电路，in[3:0]。有3个输出：out_and：4 输入与门的输出。out_or：4 输入或门的输出。out_xor：4 输入异或门的输出。要查看 AND、OR 和 XOR 运算符，请参阅 andgate、norgate 和 xnorgate。...
Verilog HDL 语法学习笔记
01-20 1816
Verilog HDL 语法学习笔记 今天给大侠带来Verilog HDL 语法学习笔记，话不多说，上货。 关于详细的VHDL语法以及Verilog HDL语法可参见往期文章。 一周掌握 FPGA VHDL Day 7 暨汇总篇 一周掌握FPGA Verilog HDL语法 汇总篇 一、Verilog HDL 简介 1.1 Verilog HDL 的历史 Verilog HDL 语 言 最 初 是 作为 Gateway Design Automation 公 司 （ Gateway..
Verilog——与非门
weixin_41788560的博客
06-20 1万+
与非门符号：
数字电路-基础逻辑门实验
最新发布
你要拥有一个你喜欢并且热爱的人生
02-10 1350
数字电路-基础逻辑门实验
Verilog学习之四输入与或非运算输出
qq_42538417的博客
09-24 1416
自己学习用
Verilog HDL的多输入门
12-09
内置的多输入门如下:and nand nor or xor xnor　　这些逻辑门只有单个输出，1个或多个输入。多输入门实例语句的语法如下:multiple_input_gate_type[instance_name] (OutputA, Input1, Input2, . . .,InputN);第一个端口是输出，其它端口是输入。　　下面是几个具体实例。and A1(Out1, In1, In2);and RBX (Sty, Rib, Bro, Qit, Fix);xor (Bar, Bud[0],Bud[1], Bud[2]),(Car, Cut[0], Cut[1]),(Sar, Sut
【FPGA】Verilog 编码实现：与非门 | 或非门 | 异或门 | NAND/NOR/XOR 行为验证
热门推荐
有道无术, 术尚可求。有术无道, 止于术。
01-08 1万+
本章主要内容为了解和确认 NAND/NOR/XOR 门的行为，并使用Verilog实现，生成输入信号后通过模拟，验证每个门的操作，并使用 FPGA 来验证 Verilog 实现的电路的行为。
Verilog学习笔记（1）Modelsim仿真_反相器_与非门
m0_58413328的博客
10-20 1919
1.Verilog设计流程 代码设计→代码仿真→FPGA验证→ASIC实现 2.基本逻辑门代码设计和仿真 2.1 反相器 代码： module inv ( A , Y ); input A; output Y; assign Y=~A; //取反运算 endmodule 反相器Test bench: `timescale 1ns/10ps //1ns为时间单位，10ps的精度 module inv_tb; reg aa;//定义输入 wire yy;//
ASIC设计学习笔记——使用Design Compiler进行综合
m0_71775106的博客
10-23 4365
综合是ASIC的前端设计中极为重要的步骤，所谓的综合过程，是指将行为级描述的电路、RTL级的电路转换到门级网表的过程。本文介绍使用Synopsys公司的Design Compiler作为工具完成综合的过程。本文给出DC的综合的实际操作过程，作为实战案例，可以帮助初学者快速入门。
Verilog学习笔记
GtomajorTom的博客
05-18 958
Verilog的基本设计单元是“模块”(block)。一个模块是由两部分组成的，一部分描述接口，另一部分描述逻辑功能，即定义输入是如何影响输出的。 运用模块化的思想，分别写出与门和非门的模块代码 综上可实现图示电路 通过上面的例子可见: • Verilog HDL程序是由模块构成的。每个模块的内容都是嵌在module和endmodule两个语句之间。每个模块实现特定的功能。模块是可以进行层次嵌套的。因此, 大型的数字电路设计可分割成不同的小模块来实现特定的功能,最后通过顶层模块调用子模块来实现整体功
Verilog 编程实验(1)-2输入逻辑门的输入与实现
超超级钢铁侠
09-27 4694
ISE是一个支持数字系统设计的平台，这学期的硬件描述语言课程老师要求用ISE进行编程实验，以后都会记录下实验关键步骤。 软件的使用很简单，就不用记了，和一般IDE很像。 要实现的功能示意图如下:Implementation part:module gates2b( input wire a, input wire b, output wire [5:0] z );assign z[5]
verilog 程序------逻辑门
08-08
FPGA入门实验程序 module gates1( input wire[4:1]x, output wire[6:1]z ); assign z[6]=&x; assign z[5]=~&x; assign z[4]=|x; assign z[3]=~|x; assign z[2]=^x; assign z[1]=~^x; endmodule
verilog 写的单个与门以及testbench
03-05
verilog 写的单个与门以及testbench
VHDL——设计4输入端的与非与非电路（元件例化）
m0_54355172的博客
04-17 6449
1.思路 利用2输入端与非门元件，设计4输入端的与非与非电路 1.1 1.2 1.3 2.实现过程 2.1 设计2输入端与非门 library ieee; use ieee.std_logic_1164.all; entity nd2 is port(a,b : in std_logic; c : out std_logic); end nd2; architecture nd2bahave of nd2 is begin c <= a nand b; en
VHDL四输入与非门74LS00编写及testbench文件仿真
weixin_44737922的博客
05-08 5196
1.新建工程 此处型号根据自己板子而定。 2.新建二输入与非门实体 MYNAND2.vhd文件如下 编写testbench文件 https://www.cnblogs.com/yuesheng/archive/2011/06/25/2090385.html
（103）Verilog[非门设计]
m0_46498597的博客
05-23 349
第一，Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。
【Verilog - 组合逻辑 - 基础2】3. 是非门
weixin_47747015的博客
05-26 1440
【Verilog - 组合逻辑 - 基础2】3. 是非门1.0 介绍1.1 非门1.1.1 非门 - 行为1.1.2 非门 - 门1.1.3 非门 - 电路1.2 缓冲器（是门）1.2.1 缓冲器 - 行为1.2.2 缓冲器 - 门1.2.3 缓冲器 - 电路1.3 多个宽度的非门1.3.1 非门 - 行为1.3.2 非门 - 门1.3.3 非门 - 电路1.4 参考 全则必缺，极则必反《吕氏春秋·不苟论·博志》 是是非非谓之知,非是是非谓之愚《荀子·修身》 1.0 介绍 是非的辩证是人生中不可不面临的
verilog基础--非门、与门、或门、与非门、异或非门原理及代码实践
quincy的研究生日记
03-25 1万+
异或门有两个输入，其输出是输入的逻辑异或。如果输入信号相同（都是高电平或都是低电平），则输出为高电平；非门是最简单的逻辑门，它有一个输入和一个输出。非门的输出是其输入的逻辑非。如果输入为高电平（逻辑1），则输出为低电平（逻辑0）；如果输入为低电平（逻辑0），则输出为高电平（逻辑1）。或门的输出是其所有输入的逻辑或。只有当所有输入都是低电平时，输出才是低电平。与门的输出是其所有输入的逻辑与。否则，输出为低电平。或非门（NOR Gate）是逻辑或门（OR Gate）的输出经过非门（NOT Gate）的结果。
Verilog 练习 与非门
weixin_63090979的博客
11-02 1413
代码如下 //2021-11-2 //与非门； `timescale 1ns/10ps module nand_gate(A,B,Y); output Y; input A,B; assign Y=~(A&B); endmodule //------testbench of nand_gate------- module nand_gate_tb; reg aa,bb; wire yy; nand_gate nand_gate(.A(aa),.B(bb),.Y(yy)); //...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值