基于8B10B的GT收发器PHY层设计（3）PHY层设计

已于 2024-04-03 17:23:40 修改
阅读量1k 收藏 25
点赞数 25
分类专栏： 高速接口学习 文章标签： fpga开发 学习
于 2024-03-31 14:07:46 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_56222647/article/details/137177084
版权

文章目录

前言

上一篇内容当中我们已经将gt_module模块设计完成，本篇开始进行PHY收发模块设计

一、设计框图

在这里插入图片描述

二、PHY层基本传输协议

在这里插入图片描述

在这里插入图片描述
我们在设置IP核的时候设置过时钟纠正序列，同步码正是该序列，用来纠正时钟的累积误差，一般至少发送俩组同步码，即俩次BC50，BC就是K28.5。SOF则表示一帧数据的开始，EOF表示结束，空闲时期发送LFSR伪随机序列。
注：这里稍微区分一下逗号码和同步码，逗号码是用来指示当前串并转换的位置是否正确，同步码是用来纠正时钟误差。

三、PHY_TX模块

向上通过AXIS接口与用户连接，向下与gt_module模块连接。

3.1、模块接口

module PHY_Tx(
    input               i_clk           ,
    input               i_rst           ,

    input  [31:0]       i_tx_axis_data  ,
    input  [3 :0]       i_tx_axis_keep  ,    
    input               i_tx_axis_valid ,
    input               i_tx_axis_last  ,
    output              o_tx_axis_ready ,

    input               i_gt_tx_done    ,
    output [31:0]       o_gt_tx_data    ,
    output [3 :0]       o_gt_tx_char    
);

3.2、组帧状态机描述

状态机按照数据格式进行跳转，分别进行填充同步码，起始位、数据、结束位，以及在空闲时期插入同步码。

always @(*)begin
    case (r_cur_state)
        P_ST_INIT   : r_nxt_state = i_gt_tx_done ? P_ST_IDLE : P_ST_INIT;
        P_ST_IDLE   : r_nxt_state = ri_tx_axis_valid_1d ? P_ST_COMMA : 
                                    r_st_cnt == P_INSERT_LEN ? P_ST_INSERT : P_ST_IDLE;
        P_ST_COMMA  : r_nxt_state = P_ST_SOF;
        P_ST_SOF    : r_nxt_state = P_ST_DATA;
        P_ST_DATA   : r_nxt_state = !i_tx_axis_valid && (r_st_cnt == r_tx_data_len - 3) ? P_ST_EOF :P_ST_DATA ;
        P_ST_EOF    : r_nxt_state = ri_tx_axis_keep >= 4'b1110 ? P_ST_EOF2 : P_ST_IDLE;
        P_ST_EOF2   : r_nxt_state = P_ST_IDLE;
        P_ST_INSERT : r_nxt_state = ri_tx_axis_valid_1d ? P_ST_COMMA :
                                    r_st_cnt == 1 ? P_ST_IDLE : P_ST_INSERT;
        default     : r_nxt_state = P_ST_INIT;
    endcase
end

3.3、数据大小端问题

需要格外注意的一点是大小端问题，GT发送和接收是小端模式的，在组帧的时候我们按照习惯的大端模式进行组帧，只需要在输出时记得将数据字节顺序重排一下。

assign o_gt_tx_data = {ro_gt_tx_data[7:0],ro_gt_tx_data[15:8],ro_gt_tx_data[23:16],ro_gt_tx_data[31:24]};
assign o_gt_tx_char = {ro_gt_tx_char[0],ro_gt_tx_char[1],ro_gt_tx_char[2],ro_gt_tx_char[3]};

在这里插入图片描述

3.4、字节对齐

用户输入的数据是4字节对齐的，尾端通过keep信号指示有效字节位，在进行组帧的时候，我们是在SOF位后紧接着填充数据字段，也就是说数据整体向后移了一个byte位，所以需要处理4字节对齐的问题，主要是根据用户数据尾端keep来处理SOF位置。
4字节对齐主要是通过打一拍来解决，SOF位置的处理则需要根据用户数据keep信号的情况进行讨论。

always @(posedge i_clk or posedge i_rst)begin
    if(i_rst)begin
        ro_gt_tx_data <= 'd0;
        ro_gt_tx_char <= 'd0;
    end 
    else if(r_cur_state == P_ST_COMMA)begin
        // ro_gt_tx_data <= 32'h50BC50BC;
        ro_gt_tx_data <= 32'hbc50bc50;
        ro_gt_tx_char <= 4'b1010;
    end
    else if(r_cur_state == P_ST_SOF)begin
        ro_gt_tx_data <= {8'hFB,w_fifo_dout[31:8]};
        ro_gt_tx_char <= 4'b1000;
    end
    else if(r_cur_state == P_ST_DATA)begin
        ro_gt_tx_data <= {r_fifo_dout[7:0],w_fifo_dout[31:8]};
        ro_gt_tx_char <= 4'b0000;
    end
    else if(r_cur_state == P_ST_EOF && ri_tx_axis_keep == 4'b1000)begin
        ro_gt_tx_data <= {r_fifo_dout[7:0],w_fifo_dout[31:24],8'hfd,w_lfsr_data[31:24]};
        ro_gt_tx_char <= 4'b0010;
    end
    else if(r_cur_state == P_ST_EOF && ri_tx_axis_keep == 4'b1100)begin
        ro_gt_tx_data <= {r_fifo_dout[7:0],w_fifo_dout[31:16],8'hfd};
        ro_gt_tx_char <= 4'b0001;
    end
    else if(r_cur_state == P_ST_EOF && ri_tx_axis_keep == 4'b1110)begin
        ro_gt_tx_data <= {r_fifo_dout[7:0],w_fifo_dout[31:8]};
        ro_gt_tx_char <= 4'b0000;
    end
    else if(r_cur_state == P_ST_EOF && ri_tx_axis_keep == 4'b1111)begin
        ro_gt_tx_data <= {r_fifo_dout[7:0],w_fifo_dout[31:8]};
        ro_gt_tx_char <= 4'b0000;
    end
    else if(r_cur_state == P_ST_EOF2 && ri_tx_axis_keep == 4'b1110)begin
        ro_gt_tx_data <= {8'hfd,w_lfsr_data[31:8]};
        ro_gt_tx_char <= 4'b1000;
    end
    else if(r_cur_state == P_ST_EOF2 && ri_tx_axis_keep == 4'b1111)begin
        ro_gt_tx_data <= {r_fifo_dout[7:0],8'hfd,w_lfsr_data[31:16]};
        ro_gt_tx_char <= 4'b0100;
    end
    else if(r_cur_state == P_ST_INSERT)begin
        ro_gt_tx_data <= {16'hbc50,16'hbc50};
        ro_gt_tx_char <= 4'b0101;
    end
    else begin
        ro_gt_tx_data <= w_lfsr_data;
        ro_gt_tx_char <= 4'b0000;
    end
end

四、PHY_RX模块

4.1、模块接口

module PHY_Rx(
    input               i_clk           ,
    input               i_rst           ,

    output [31:0]       o_rx_axis_data  ,
    output [3 :0]       o_rx_axis_keep  ,    
    output              o_rx_axis_valid ,
    output              o_rx_axis_last  ,
    input               i_rx_axis_ready ,

    input               i_rx_ByteAlign  ,
    input  [31:0]       i_gt_rx_data    ,
    input  [3 :0]       i_gt_rx_char    
);

4.2、大小端转换

assign w_gt_rx_data = {i_gt_rx_data[7:0],i_gt_rx_data[15:8],i_gt_rx_data[23:16],i_gt_rx_data[31:24]};
assign w_gt_rx_char = {i_gt_rx_char[0],i_gt_rx_char[1],i_gt_rx_char[2],i_gt_rx_char[3]};

将接收数据先进行大小端转换，然后就可以按照大端习惯进行处理，这个看个人情况吧，我只习惯大端模式

4.3、起始位

重点： 为什么我们需要讨论起始位SOF，这是因为GT接收只进行了字节对齐，也就是转换串行数据为并行数据时，每个8bit数据就是我们发送端发送的8bit数据，但这不意味着恢复出来的32bit数据也是对齐的，SOF可以出现在1拍数据（32bit，4byte）的4个byte当中的任何一个byte位置上。
r_comma_access 表示同步码被识别
r_sof表示起始码被识别
r_sof_local 用于指示起始码字节位置

always @(posedge i_clk or posedge i_rst)begin
    if(i_rst)
        r_comma_access <= 'd0;
    else if((ri_gt_rx_data[15:0] == 16'hbc50) && (ri_gt_rx_char[1:0] == 2'b10) && (w_gt_rx_data[31:24] == 8'hfb) && (w_gt_rx_char[3] == 1'b1))
        r_comma_access <= 'd1;
    else if((ri_gt_rx_data[23:0] == 24'hbc50fb) && (ri_gt_rx_char[2:0] == 3'b101))
        r_comma_access <= 'd1;
    else if((ri_gt_rx_data[31:8] == 24'hbc50fb) && (ri_gt_rx_char[3:0] == 4'b1010))
        r_comma_access <= 'd1;
    else if((ri_gt_rx_data_1d[7:0] == 8'hbc) && (ri_gt_rx_char_1d[0] == 1'b1) && (ri_gt_rx_data[31:16] == 16'h50fb) && (ri_gt_rx_char[3:2] == 2'b01))
        r_comma_access <= 'd1;
    else
        r_comma_access <= r_comma_access;
end

always @(posedge i_clk or posedge i_rst)begin
    if(i_rst)
        r_sof <= 'd0;
    else if(r_comma_access && (ri_gt_rx_data_1d[31:24] == 8'hfb) && (ri_gt_rx_char_1d[3] == 1'b1))
        r_sof <= 'd1;
    else if(r_comma_access && (ri_gt_rx_data_1d[23:16] == 8'hfb) && (ri_gt_rx_char_1d[2] == 1'b1))
        r_sof <= 'd1;
    else if(r_comma_access && (ri_gt_rx_data_1d[15:8] == 8'hfb) && (ri_gt_rx_char_1d[1] == 1'b1))
        r_sof <= 'd1;
    else if(r_comma_access && (ri_gt_rx_data_1d[7:0] == 8'hfb) && (ri_gt_rx_char_1d[0] == 1'b1))
        r_sof <= 'd1;
    else
        r_sof <= 'd0;
end

//1表示最高字节位置(从左到右)
always @(posedge i_clk or posedge i_rst)begin
    if(i_rst)
        r_sof_local <= 'd0;
    else if(r_comma_access && (ri_gt_rx_data_1d[31:24] == 8'hfb) && (ri_gt_rx_char_1d[3] == 1'b1))
        r_sof_local <= 'd1;
    else if(r_comma_access && (ri_gt_rx_data_1d[23:16] == 8'hfb) && (ri_gt_rx_char_1d[2] == 1'b1))
        r_sof_local <= 'd2;
    else if(r_comma_access && (ri_gt_rx_data_1d[15:8] == 8'hfb) && (ri_gt_rx_char_1d[1] == 1'b1))
        r_sof_local <= 'd3;
    else if(r_comma_access && (ri_gt_rx_data_1d[7:0] == 8'hfb) && (ri_gt_rx_char_1d[0] == 1'b1))
        r_sof_local <= 'd4;
    else
        r_sof_local <= r_sof_local;
end

4.4、结束位

结束位的字节位置我们也需要进行记录，以便进行keep信号的处理
r_eof 表示结束位被识别
r_eof_1f ：r_eof的前一拍数据
r_eof_2f ：r_eof的前俩拍数据
r_eof_local ：用于指示结束码字节位置

always @(posedge i_clk or posedge i_rst)begin
    if(i_rst)
        r_eof <= 'd0;
    else if(r_comma_access && (ri_gt_rx_data_1d[31:24] == 8'hfd) && (ri_gt_rx_char_1d[3] == 1'b1))
        r_eof <= 'd1;
    else if(r_comma_access && (ri_gt_rx_data_1d[23:16] == 8'hfd) && (ri_gt_rx_char_1d[2] == 1'b1))
        r_eof <= 'd1;
    else if(r_comma_access && (ri_gt_rx_data_1d[15:8] == 8'hfd) && (ri_gt_rx_char_1d[1] == 1'b1))
        r_eof <= 'd1;
    else if(r_comma_access && (ri_gt_rx_data_1d[7:0] == 8'hfd) && (ri_gt_rx_char_1d[0] == 1'b1))
        r_eof <= 'd1;
    else
        r_eof <= 'd0;
end
always @(posedge i_clk or posedge i_rst)begin
    if(i_rst)
        r_eof_1f <= 'd0;
    else if(r_comma_access && (ri_gt_rx_data[31:24] == 8'hfd) && (ri_gt_rx_char[3] == 1'b1))
        r_eof_1f <= 'd1;
    else if(r_comma_access && (ri_gt_rx_data[23:16] == 8'hfd) && (ri_gt_rx_char[2] == 1'b1))
        r_eof_1f <= 'd1;
    else if(r_comma_access && (ri_gt_rx_data[15:8] == 8'hfd) && (ri_gt_rx_char[1] == 1'b1))
        r_eof_1f <= 'd1;
    else if(r_comma_access && (ri_gt_rx_data[7:0] == 8'hfd) && (ri_gt_rx_char[0] == 1'b1))
        r_eof_1f <= 'd1;
    else
        r_eof_1f <= 'd0;
end
always @(posedge i_clk or posedge i_rst)begin
    if(i_rst)
        r_eof_2f <= 'd0;
    else if(r_comma_access && (w_gt_rx_data[31:24] == 8'hfd) && (w_gt_rx_char[3] == 1'b1))
        r_eof_2f <= 'd1;
    else if(r_comma_access && (w_gt_rx_data[23:16] == 8'hfd) && (w_gt_rx_char[2] == 1'b1))
        r_eof_2f <= 'd1;
    else if(r_comma_access && (w_gt_rx_data[15:8] == 8'hfd) && (w_gt_rx_char[1] == 1'b1))
        r_eof_2f <= 'd1;
    else if(r_comma_access && (w_gt_rx_data[7:0] == 8'hfd) && (w_gt_rx_char[0] == 1'b1))
        r_eof_2f <= 'd1;
    else
        r_eof_2f <= 'd0;
end
//1表示最高字节位置(从左到右)
always @(posedge i_clk or posedge i_rst)begin
    if(i_rst)
        r_eof_local <= 'd0;
    else if(r_comma_access && (w_gt_rx_data[31:24] == 8'hfd) && (w_gt_rx_char[3] == 1'b1))
        r_eof_local <= 'd1;
    else if(r_comma_access && (w_gt_rx_data[23:16] == 8'hfd) && (w_gt_rx_char[2] == 1'b1))
        r_eof_local <= 'd2;
    else if(r_comma_access && (w_gt_rx_data[15:8] == 8'hfd) && (w_gt_rx_char[1] == 1'b1))
        r_eof_local <= 'd3;
    else if(r_comma_access && (w_gt_rx_data[7:0] == 8'hfd) && (w_gt_rx_char[0] == 1'b1))
        r_eof_local <= 'd4;
    else
        r_eof_local <= r_eof_local;
end

4.5、axis数据流恢复

进行数据恢复的时候需要根据起始码位置来处理4字节对齐问题，其中最困难的地方在于keep信号的恢复，它需要同时考虑起始码和结束码的问题 ，这里大家可以根据代码认真思考一下，主要是根据起始码位置和结束码位置，对4‘b1111进行移位来恢复最后一帧数据的keep信号。

always @(posedge i_clk or posedge i_rst)begin
    if(i_rst)
        ro_rx_axis_data <= 'd0;
    else if((r_sof || r_run) && r_sof_local == 'd1)
        ro_rx_axis_data <= {ri_gt_rx_data_2d[23:0],ri_gt_rx_data_1d[31:24]};
    else if((r_sof || r_run) && r_sof_local == 'd2)
        ro_rx_axis_data <= {ri_gt_rx_data_2d[15:0],ri_gt_rx_data_1d[31:16]};
    else if((r_sof || r_run) && r_sof_local == 'd3)
        ro_rx_axis_data <= {ri_gt_rx_data_2d[7:0],ri_gt_rx_data_1d[31:8]};
    else if((r_sof || r_run) && r_sof_local == 'd4)
        ro_rx_axis_data <= ri_gt_rx_data_1d;
    else
        ro_rx_axis_data <= ro_rx_axis_data;
end

always @(posedge i_clk or posedge i_rst)begin
    if(i_rst)
        ro_rx_axis_keep <= 'd0;
    else if(ro_rx_axis_last)
        ro_rx_axis_keep <= 'd0;
    else if(r_eof_1f && (r_sof_local >= (r_eof_local - 1)))
        ro_rx_axis_keep <= (4'hf << (r_sof_local + 1 - r_eof_local));
    else if(r_eof && (r_sof_local < (r_eof_local - 1)))
        ro_rx_axis_keep <= (4'hf << (4-(r_eof_local - 1 - r_sof_local)));
    else if(r_sof || r_run)
        ro_rx_axis_keep <= 4'hf;
    else
        ro_rx_axis_keep <= 'd0;
end
 
always @(posedge i_clk or posedge i_rst)begin
    if(i_rst)
        ro_rx_axis_valid <= 'd0;
    else if(ro_rx_axis_last)
        ro_rx_axis_valid <= 'd0;
    else if(r_sof)
        ro_rx_axis_valid <= 'd1;
    else
        ro_rx_axis_valid <= ro_rx_axis_valid;
end

always @(posedge i_clk or posedge i_rst)begin
    if(i_rst)
        ro_rx_axis_last <= 'd0;
    else if(ro_rx_axis_last)
        ro_rx_axis_last <= 'd0;
    else if(r_eof_2f && (r_sof_local == 4 && r_eof_local == 1))
        ro_rx_axis_last <= 'd1;
    else if(r_eof_1f && (r_sof_local >= (r_eof_local - 1)))
        ro_rx_axis_last <= 'd1;
    else if(r_eof)
        ro_rx_axis_last <= 'd1;
    else
        ro_rx_axis_last <= 'd0;
end

五、LFSR伪随机码

发送端空闲时期需要发送伪随机码来模拟信道的高斯噪声

module LFSR_gen#(
    parameter       P_LFSR_INIT = 16'hA076
)(
    input           i_clk       ,
    input           i_rst       ,

    output [31:0]   o_lfsr_data 
);
reg  [31:0] r_lfsr_data ;
reg  [15:0] r_lfsr      ;
wire [47:0] w_xor_run   ;

assign w_xor_run[47:32] = r_lfsr;
assign o_lfsr_data = r_lfsr_data;
genvar i;
generate
    for(i = 0 ; i < 32 ; i = i + 1)begin
        assign w_xor_run[31 - i] = w_xor_run[47 - i]^w_xor_run[46 - i]^w_xor_run[45 - i]^w_xor_run[32 - i];
    end
endgenerate

always @(posedge i_clk or posedge i_rst)begin
    if(i_rst)
        r_lfsr <= P_LFSR_INIT;
    else
        r_lfsr <= w_xor_run[15:0];
end

always @(posedge i_clk or posedge i_rst)begin
    if(i_rst)
        r_lfsr_data <= 'd0;
    else
        r_lfsr_data <= w_xor_run[31:0];  
end

endmodule

六、链路空闲时期处理

在链路空闲时期需要发送伪随机码，并且定期插入同步码0xBC60。
在接收端XCLK时钟域需要跨到RXUSERCLK时钟域，虽然俩者是同频的，但细微的差别也会导致FIFO的上溢和下溢问题，都会是的接收数据出错，我们该如何修正读快写满或者是读慢写快的问题呢？
解决办法就是弹性（Elastic）buffer，这和8B10B编码也有关系，因为涉及到了K码，我们在传输数据的时候会先发送同步码，同步码当中存在K码，当FIFO快写满的时候，弹性buffer就将FIFO当中的K码删除掉一些，当快读空的时候，就在FIFO里插入一些K码。
在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

顺子学不会FPGA
关注
  • 25
    点赞
  • 踩
  • 25
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
基于MRF24J40的无线收发器电路方案设计
01-19
　IEEE802.15.4 无线收发器MRF24J40芯片内部包含有SPI接口、控制寄存器、MAC模块、PHY驱动器四个主要的功能模块，支持 IEEE802.15.4，MiWiTM，ZigBee等协议，工作在2.405～2.48 GHz ISM频段，接收灵敏度为-91 dBm，...
TI推出两款全新以太网PHY收发器，显著简化设计并优化网络性能
01-20
德州仪器(TI)推出两款全新以太网物理层(PHY)收发器，扩展了设计师在设计空间受限的应用程序和时间敏感网络(TSN)时的连接选项。DP83825I低功耗10-/100-Mbps以太网PHY，比竞争对手产品的体积小44%，可提供150米的电缆...
基于GTX 8B10B编码的自定义PHY上板测试（高速收发器十四）
weixin_50810761的博客
06-06 886
本文通过光纤回环对自定义PHY协议的GTX IP收发模块进行了上板测试。设计了测试数据生成模块，生成递增数据通过axi_stream接口发送。顶层模块集成了两个收发器通道和测试数据模块，设置了基于眼图扫描得到的加重和幅度参数。上板测试中，通过ILA观测了回环数据，验证了自定义PHY的正确性。测试了不同数据有效字节数的情况，结果表明发送和接收的数据一致，确认了自定义PHY模块的功能正常。测试加深了对GTX IP的理解。
GTX收发器
山音水月
07-26 1648
.
8B10B编码原理详解
m0_56222647的博客
03-28 1663
比如：在表3B/4B中，对于D.x.3（011），其对应的4B码字有两种：1100和0011，若此时RD为负，则取1100作为其对应的4B码字作为输出，同时检验此时的编码是否为完美编码，如果是完美编码，则保持RD的极性不变；本章来阐述下将8bit转换为10bit编码是如何实现的，转换的目的是保证DC平衡，所有用10bit表示8bit的原则也是尽可能的从1024个里面挑选出0和1差不多的，而且是01交替差不多的。低５位编码为６位，依次命名为ａ，ｂ，ｃ，ｄ，ｅ，ｉ，如下图所示。这里，可能有个疑问，
(转)xilinx 高速收发器Serdes深入研究-Comma码
yundanfengqing_nuc的专栏
07-08 1352
一、为什么要用Serdes 传统的源同步传输，时钟和数据分离。在速率比较低时（<1000M）,没有问题。 在速率越来越高时，这样会有问题 由于传输线的时延不一致和抖动存在，接收端不能正确的采样数据，对不准眼图中点。 然后就想到了从数据里面恢复出时钟去采样数据，即CDR 这样就不存在延迟不一致的情况，有轻微的抖动也不会影响采样（恢复的时钟会随着数据一起抖动）。 二 、为什么要用8b10b,64b66b? 1 提供足够的跳变来恢复时钟 这样还有问题，收发两端必须共地，但往往很难实现。 ...
7系列GTX中的疑惑
weixin_30600503的博客
06-13 507
1、PCOMMA与MCOMMA指什么？ PCOMMA是指RD-部分的数据，MCOMMA是指RD+部分的数据。 2、risk信号作用？ risk信号来指示有效的K码。 如果不选择用8b10b来编码，是需要对齐的。无论是选择64b/66b还是None。 3、对齐的边界（alignment boundaries）? 个人在这里理解为对齐位置在输出的数据的字节位。如下图 ...
8B10B编解码及FPGA实现
weixin_34309435的博客
04-14 2280
概述          在使用ALTERA的高速串行接口时，GXB模块里硬件实现了8B10B编码，用户只是“傻瓜”式的使用，笔者也一直没有弄清楚。网上搜索了一些学习资料，结合参考文献希望能够对其进行消化。另外，ALTERA现在已经提供8B10B IP，用户可以直接使用，不过有时候为了代码可移植性需要自己写代码实现8B10B编解码，笔者希望在这方面也做些实践。 8B10B编码概念       ...
基于8B10B的GT收发器PHY层设计（1）IP核配置
m0_56222647的博客
03-30 699
根据前面的知识储备，我们已经了解了GT的基本工作原理，以及GT基本结构和时钟关系，本章内容将基于K7系列GTX设计一个自定义协议的PHY层。
基于8B10B的GT收发器PHY层设计（4）上板验证
m0_56222647的博客
03-31 540
在前面三篇内容当中详细介绍了基于GT的PHY设计，本篇内容进行上板测试，主要查看接收数据是否能正确对齐。
基于FPGA的DDR2 PHY层控制器设计.pdf
07-13
基于FPGA的DDR2 PHY层控制器设计.pdf
一种高性能的DDR2 PHY层控制器的应用研究
01-20
本文介绍了一种使用灵活，可扩展性强的DDR2 PHY 层控制器，通过分析实际的应用环境，只要添加少量的代码，就可以得到一个性能和面积比的IP CORE 控制器。 　0 引言 　目前由于DDR2 成本低，PCB 设计和信号完整性...
FPGA专项课程即将开课，颁发AMD官方证书
weixin_60861523的博客
06-12 616
1. 本课程使用最新版本Xilinx 全球授权培训课件，同时也是中兴、诺基亚、爱立信、大唐移动等全球知名企业所使用的统一课件，可以满足实际工程开发的需求。不仅为您提供深入的理论知识和实战经验，还通过真实的应用案例，帮助您掌握FPGA技术在医疗、工业和消费电子等行业中的具体应用。FPGA技术以其高性能、低功耗和灵活部署的特点，正在全面提升各个行业的产业赋能，解决项目中的难点和挑战。无论您是希望提升系统性能、加快开发进程，还是解决实际项目中的难点，这次培训都将为您提供宝贵的技能和见解。
基于Nios-II实现流水灯
2301_79795551的博客
06-15 951
这让我感到非常兴奋和满足，因为我不仅实现了预期的功能，还学到了很多实用的知识和技能。在设计过程中，我需要考虑硬件和软件之间的协同工作、资源的合理分配以及性能的优化等方面的问题。Nios II包括三种产品：Nios II/f（快速）、Nios II/s（标准）和Nios II/e（经济），分别对应不同的性能需求和FPGA使用量。分配中断号：在”IRQ”标签栏下点选”Avalon_jtag_slave”和 IRQ 的连接点就会为”jtag_uart”核添加一个值为 0 的中断号。加入Apply 后，Run。
使用芯片为ZYNQ—7020，基于野火FPGA ZYNQ开发板
最新发布
weixin_43431185的博客
06-18 668
YCrCb也称为YUV，主要用于优化彩色视频信号的传输。与RGB视频信号传输相比，它最大的优点在于只需占用极少的频宽（RGB要求三个独立的视频信号同时传输）。其中“Y”表示明亮度（Luminance或Luma），也就是灰阶值；而“U”和“V” 表示的则是色度（Chrominance或Chroma），作用是描述影像色彩及饱和度，用于指定像素的颜色。其中，Cr反映了RGB输入信号红色部分与RGB信号亮度值之间的差异。而Cb反映的是RGB输入信号蓝色部分与RGB信号亮度值之间的差异。
第19篇 Intel FPGA Monitor Program的使用＜二＞
weixin_47841246的博客
06-12 403
DE2-115_Computer System系统架构简介
FPGA中复位电路的设计
u011565038的博客
06-15 1059
复位电路也是数字逻辑设计中常用的电路，不管是 FPGA 还是 ASIC 设计，都会涉及到复位，一般 FPGA或者 ASIC 的复位需要我们自己设计复位方案。复位指的是将寄存器恢复到默认值。一般复位功能包括同步复位和异步复位。复位一般由硬件开关触发引起，也可以由复位逻辑控制引起。
802.11 a phy层长短前导码
10-13
802.11a phy层的长短前导码是一种在物理层上使用的码字序列。长短前导码用于在无线通信中提供同步和定时的功能。 802.11a标准中，长前导码由10个短前导码组成，每个短前导码占16个符号（每符号4微秒），总共长前导码为160个符号或640微秒。长前导码旨在提供更强的同步信号，以便接收设备能够准确地进行信道检测和时钟恢复。它包含了一些用于校正信道频率漂移和时钟偏差的信息。 相比之下，短前导码由5个符号组成，每个符号也是4微秒。短前导码的作用是提供一个较短但仍可靠的同步信号，在信道的起始部分用于快速同步和定位。由于短前导码相对较短，因此它对频率漂移和时钟偏差的校正能力较弱。 长短前导码在802.11a标准中起到了至关重要的作用。它们不仅提供了同步和定时的功能，还帮助接收设备更好地校正信道频率漂移和时钟偏差。准确的同步和定时对于实现高效的无线通信非常重要，因此长短前导码在802.11a无线局域网中起到了关键的作用。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

顺子学不会FPGA

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值