关于学习FPGA，Verilog HDL，的基本知识（三）

关于Verilog HDL 程序块，数值和字符串的进一步学习。

1、数值

        Verilog HDL　中有４种基本的值：

                        ０：逻辑０和假状态；

                        １：逻辑１和真状态；

                        ｘ；未知状态；

                        ｚ；高阻状态；

这四种状值的解释都内置于语言中。在门的输入中或一个表达式中的为“ｚ”的值通常解释成“ｘ”。此外，ｘ值和ｚ值不区分大小写。

        Verilog　HDL　中的三种常量：整数和实数和字符串，都是由四类基本值组成的。

  （１）整数型      

         Verilog　HDL　中声明整数的关键词是Integer，默认长度是３２位

        整型数可以按如下两种方式书写：简单的十进制数格式和基数格式。

        简单的十进制形式的整数定义为带有一个可选的“+”（一元）或“－”（一元）操作符的数字序列。下面是这种简易十进制形式整数的例子：

32；            // 十进制数 32
－15；        // 十进制数－15