关于芯片功耗的那些事（十三）

对run_static.tcl 的命令行稍微解读一下，这是整体流程示意图，整体感觉一下。

#################################################

接下来对应如下这个执行脚本,逐行看看。

第2行，所有需要的文件都定义，都包括在GSR 文件中时，用这个命令一把读入；

                或者用如下的TCL 命令来读入所需文件也行，如 LEF, DEF, LIB 等

第3行 ，setup design，在读入design 和library 文件后，对gsr 定义的tech file，tech lef， lef， def， lib，gds2def， pratio做integrity check，需要仔细分析报出来的errors以及warning。

同时建议如下数据的检查是需要的：

1. 频率不要高于50GHZ
2. Transition time 不要超过5ns；
3. Dynamic Voltage Drop分析所用的仿真时间不要超过200ns，power-up 分析所用的时间不要超过2us
4. 检查所用到文件的内容定义没有语法错误

这一行，也可写为：  setup design GENERIC.gsr

它会检查redhawk 的tech file， 如下的WARNING, 说VIA78 的电阻计算出来是负值，肯定不对。需要更新Tech file 的定义；

检查了tech lef 之后，报出几个WARNING

检查了dot lib 之后，报出几个WARNING

检查def：

第4行，setup analysis_mode static

也有其他option如下：

第6行，perform pwrcalc

>Determine appropriate toggle rates and calculate average power

'perform pwrcalc' execute power calculation for generic(default), static, or dynamic analysis

第8行，perfoem extraction -power -ground -c

>抽取on-die P/G networks 的 RC， 或者RLC(多加一个-l);

第14行，setup pacakge， 设置package 上等效电阻，电容，电感

Set wirebond,设置wire bond的等效RLC,

Set pad,设置pad上等效的RLC, 结合如下RLC model 的简化图理解；

Simple package RLC model

第22行，perform analysis -static， 做static（DC）power analysis

这里有如下options， 后面有机会用其中的一些来分析DvD,EM

最后，可以理解Redhawk 一步一步在做什么啦。

至于结果的分析，下次继续。

更多精彩内容，请关注：