Modelsim仿真实现Verilog HDL冒泡排序

牙齿和爪子

已于 2024-08-03 23:12:29 修改

阅读量454

点赞数 9

文章标签：算法 fpga 嵌入式硬件

于 2024-07-22 23:00:24 首次发布

本文链接：https://blog.csdn.net/m0_69064909/article/details/140620950

版权

冒泡排序是最简单和最通用的排序方法，其基本思想是：在待排序的一组数中，将相邻的两个数进行比较，若前面的数比后面的数大就交换两数，否则不交换；如此下去，直至最终完成排序。由此可得，在排序过程中，大的数据往下沉，小的数据往上浮，就像气泡一样，于是将这种排序算法形象地称为冒泡排序。

本文以16个数为例，对这16个数进行排序。每个时钟步长只对其中相邻的某两个数进行判断，经过15+14+13+12+11+10+9+8+7+6+5+4+3+2+1=120个时钟步长后，完成对这16个数的冒泡排序。

1	clk	时钟，上升沿有效，初始0，周期4ns，每2ns反相一次
2

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

牙齿和爪子

关注关注

9
点赞
踩
1

收藏

觉得还不错? 一键收藏
0
评论
Modelsim仿真实现Verilog HDL冒泡排序

在待排序的一组数中，将相邻的两个数进行比较，若前面的数比后面的数大就交换两数，否则不交换。详细代码与仿真结果。
复制链接

扫一扫

modelsim Verilog HDL仿真实验

qq_62304156的博客

11-01

411

下载并安装modelsim软件将其打开，在主页面上新建一个名为work的library，并创建两个新的文件，一个是mux2tol_df，另一个是test_mux2tol_df 创建完成后并写入相应的代码图为第一个文件代码下图为第二个文件的激励代码代码输入完成后对两个文件进行调试，点击compile然后在点击compile all调试完成后查看文件代码是否调试出现错误，错误就查看并输入正确代码，如果正确就返回主页面library，点击首先新创的work文件，打开后点击激励代码所在

Verilog HDL实现12个数据的快速排序

qq_30357727的博客

11-24

3622

Verilog HDL实现12个数据的快速排序排序原理matlab实现Verilog HDL实现排序原理本文介绍的排序是并行排序，需要消耗一定的逻辑资源。输入为12个数据，输出是这12个数据经过降序排序后的序号。算法可以调节输入数据的位宽，默认为12bit。下面介绍排序的原理。要确定一个数据在N个数据中降序排序的序号，其实就是计算比此数大的数有多少个。根据这个原理，在FPGA中可以使用generate for语句生成N个模块，该模块的输入为当前数据的索引，当前数据，以及所有数据，输出为当前数据排序后

参与评论您还未登录，请先登录后发表或查看评论

Verilog HDL——Modelsim仿真

akadiao的博客

05-03

1267

这时在工程内新建一个Verilog HDL File，将traffic.vt文件内容复制进去，保存为traffic_vlg_tst.v。这时选择 Processing——>Start——>Start Test Bench Template Writer。点击Assignments——>setting——>EDA Tool Settings——>Simulation。编译完成后，点击Tools——>Run Simulation Tool——>RTL Simulation。

ModelSim仿真Verilog文件

红茶绿茶和奶茶的博客

10-24

6282

使用Modelsim仿真简单的Verilog文件，可分为以下几个步骤： 1打开Modelsim 2 更改项目文件夹，建立项目 3建立项目文件和测试文件 4编译源文件 5启动仿真、添加波形下面以一个十进制计数器为例，建立仿真。 1更改项目文件夹，并建立项目 2在该项目下建立两个源文件，一个要仿真的源文件，一个是testbeach源文件文件内容 //十进制计数器 module test( ...

Verilog学习之触发器与modelsim仿真

zyp626的博客

03-20

944

本文将学习常见类型触发的verilog编写，结合仿真结果来熟悉。触发器在verilog中的作用主要是具有存储作用，由时钟信号来触发改变存储内容，较常见的触发从同步，异步角度来区分，可分为同步清零，同步置位，异步清零，异步置位。具体实现与仿真如下//同步清零beginif(rst)elseif (cls)elseend波形如下，只有rst和cls信号都为0时，输出信号为输入信号，其余情况输出为0同步清零//同步置位if(rst)else。

Modelsim仿真基础流程（Verilog）

YY2391651369的博客

06-19

297

modelsim基础仿真流程

ModelSim 仿真verilog编译遇到的问题

qq_53922164的博客

03-11

717

本文记录在 modelSim 中仿真编译 verilog 语法时遇到的问题，和解决办法

Verilog HDL实验-1

AQ_No_Happy的博客

09-17

717

一、实验目的：练习Quartus II和Modelsim软件的使用。二、完成课本例题4.8（BCD码加法器），进行综合和仿真（包括功能仿真和时序仿真），查看仿真结果，将Verilog代码和仿真波形图整理入实验报告。 //add4_bcd.v module add4_bcd(cout,sum,ina,inb,cin); input cin; input[3:0] ina,inb; output[3:0] sum; reg[3:0] sum; output cout; reg cout; reg[4:0]

使用modelsim进行Verilog仿真（包含testbench编写）

热门推荐

weixin_43506155的博客

06-24

1万+

系列文章目录那啥书接上回 FPGA verilog入门提示：写完文章后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录系列文章目录前言一、Modelsim工程新建二、Testbench脚本编写三、仿真总结前言上一次在FPGA verilog入门中说到使用quartus II 对开发板进行操作点亮LED，在这个过程中实现了Verilog的编写以及在quartus II 中完成了功能性仿真，这回使用modelsim进行仿真。提示：以下是本篇文章正文内容。一、Modelsim工程新建

使用VS Code进行Verilog HDL的编译和仿真

EinsamMark的博客

05-22

2244

使用此插件仿真首先得创建一个工程，然后将所需代码添加到SOURCES里，将仿真的testbench设置为toplevel，即可在下方的RUNS里看到tb，点击Run就会调用Modelsim仿真。对于插件设置，点击ACTIONS里的Open Configuration Menu - Tools - General，第一个选项选择你需要的第三方软件，这里是Modelsim。首先安装Python 3，这个我就不赘述了，没安装的可以网上搜搜，现在官网好像也有一键安装的版本了。这个插件功能很多，简单介绍一下。

基于verilogHDL的PCIE接口设计以及Modelsim仿真.7z

07-09

基于verilogHDL的PCIE接口设计以及Modelsim仿真,FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物.PCI-Express是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，...

AES加密算法modelsim仿真-Verilog语言

06-12

ModelSim是一款流行的硬件描述语言（HDL）仿真器，支持Verilog和VHDL等语言，它允许开发者在硬件实现之前进行逻辑验证和功能仿真。在这个项目中，"AES加密算法modelsim仿真-Verilog语言"主要包含以下几个关键知识...

Verilog HDL实现单精度浮点乘法器

12-09

综上所述，利用Verilog HDL实现单精度浮点乘法器涉及了浮点数表示、运算逻辑设计、舍入策略、以及仿真验证等多个环节。通过Modelsim和Quartus_ii的联合仿真，我们可以确保设计的正确性和效率，为实际应用提供可靠的...

verilog实现HDB3编码解码modelsim仿真

12-20

verilog实现HDB3编码解码modelsim仿真，大学生EDA大作业，自己做的。。暂且没发现bug，大佬勿喷

数字时钟的Verilog HDL实现

07-11

利用Verilog HDL语言，实现的数字时钟，结果简单，非常通俗易懂，容易通读，非常适合初学者下载

dp专题（二）

2301_80718054的博客

08-02

657

地上有一排格子，共 nn 个位置。机器猫站在第一个格子上，需要取第 nn 个格子里的东西。机器猫当然不愿意自己跑过去，所以机器猫从口袋里掏出了一个机器人！问机器人最少需要多少次跳跃，才能到达 nn 号格子。

TypeScript 及算法准备