基于NIOS-II软核流水灯实现

最新推荐文章于 2023-04-12 11:00:52 发布

tc江南

最新推荐文章于 2023-04-12 11:00:52 发布

阅读量381

点赞数

文章标签： fpga开发

本文链接：https://blog.csdn.net/m0_70557820/article/details/129972645

版权

文章目录

一、要求
二、Qsys设计
三、进行逻辑连接
四、绑定引脚
五、软件设计
六、下载至开发板

一、要求

学习 Quartus 、Platform Designer、Nios-II SBT 的基本操作；初步了解 SOPC 的开发流程，基本掌握 Nios-II 软核的定制方法；掌握 Nios-II 软件的开发流程，软件的基本调试方法。

在DE2-115开发板上分别用Verilog和Nios软件编程两种方式完成LED流水灯显示，理解两种方式的差异;
用Nios软件编程通过DE2-115开发板串口输出“Hello Nios-II”字符到笔记本电脑串口助手。

二、Qsys设计

1）点击 Tools 下拉菜单下的 Platform Design
在这里插入图片描述

2）启动 Qsys 后，点击 File —> save，如图 1.7 所示，在文件名中填写为 kernel，后点击 OK

3）鼠标放在 clk_0 处点击右键 Edit 或是双击 clk_0 元件，对 Clock 进行时钟设置，设为为 50M
在这里插入图片描述
4)添加 CPU 和外围器件
添加 Nios II 32-bit CPU
在 “component library” 标签栏中找到 “Nios II Processor” 后点击 Add

在 Nios Core 栏中选择 Nios II/f 选项，其他保持默认选项

点击 Finish 回到 Qsys 界面将 nios2_qsys_0 重命名为 cpu

将 cpu 的 clk 和 reste_n 分别与系统时钟 clk_0 的 clk 和 clk_reset 相连
在这里插入图片描述
5)添加 jtag uart 接口
jtag uart 接口是 Nios II 嵌入式处理器新添加的接口元件，通过内嵌在 Intel FPGA 内部的 JTAG 电路，可以实现在 PC 主机与 Qsys 系统之间进行串行字符流通信。

同样，在 ”Component Library” 标签栏中的查找窗口输入 jtag 找到 ”JTAG UART ”，然后点击 Add
在这里插入图片描述
保持默认，点击FINISH
在 ”Name” 列中将jtag-uart_0 重命名为 jtag-uart。
进行 clk、reset 以及 master-slave 的连线
进行中断 irq 连线

6）添加片上存储器 On-Chip Memory(RAM)核

将此处设置为40960b，然后finish

在 ”Name”
列中将 onchip_memory2_0 改名为 onchip_ram,然后如图连线
在这里插入图片描述
7）添加 PIO 接口

设置Width 为 8bits，Direction 选择 output，其余选项保持默认，点击
Finish。然后将
pio_0 改名为 pio_led如，下图，连线

8）添加片 System ID Peripheral 核

然后改名为 sysid，连线

9）完成 Qsys 设计的后续工作
基地址分配：点击 Qsys 主界面菜单栏中的 ”System” 下的 ”Assign Base Addresses”
在这里插入图片描述
分配中断号：在 ”IRQ” 标签栏下点选 ”Avalon_jtag_slave” 和 IRQ 的连接点就会为 ”jtag_uart” 核添加一个值为 0 的中断号。

指定 NIos II 的复位和异常地址：从 ”System Contents” 标签栏双击建立好的 cpu 进入 Nios II
Processor 的配置界面，配置 Reset Vector 和 Exception Vector 为
”onchip_ram.s1”，点击 Finish。
在这里插入图片描述
点击 Qsys 主界面菜单栏中的 ”System” 下的 ”Create Global Reset Network”。完成后会自动连接所有复位端口

生成 Qsys 系统：点选 ”Generation HDL” 标签栏中 Generate 按钮生成 Qsys 系统,保存文件

完成后，点击 Close 后关闭窗口后，再关闭 Qsys 主界面
在这里插入图片描述

三、进行逻辑连接

1、新建BDF文件，然后在该原理图(BDF)文件中添加 Qsys 生成的系统符号
在这里插入图片描述

2、点击 Assignments-Settings，添加 kernel.qip 文件
在这里插入图片描述
3、进行逻辑连接和生成管脚
在 kernel 模块内点击鼠标右键选取 Generate Pin for Symbol Ports 生成管脚，然后将管脚命名如下

菜单里选择 Assignments-device，然后如下图所示点击 Device pin options

进行 unused pin 设置，可能会收到外部信号的干扰，将未用引脚设置为 As input tri-stated
在这里插入图片描述
编译。

四、绑定引脚

1、分配物理针脚
在这里插入图片描述
2、再次编译工程

五、软件设计

1、使用 Nios II Software Build Tools for Eclipse

2、在 Quartus-II 界面，点击Tools，然后点击 Nios II Software Build Tools for Eclipse 打开 Nios II SBT for Eclipse
启动 Workspace 选择当前的项目目录，点 OK
在这里插入图片描述
3、创建工程

4、在 ”SOPC Information File name” 窗口中选择 kernel.sopcinfo 文件，以便将生成硬件配置信息和软件应用关联，CPU 栏会自动选择”CPU”。在 ”Project name” 输入 ”hello_world” ，Project template选择 Hello World。
在这里插入图片描述
5、将 hello_world.c 中的程序修改为流水灯控制程序，保存。

#include "system.h"
#include "altera_avalon_pio_regs.h"
#include "alt_types.h"
const alt_u8
led_data[8]={0x01,0x03,0x07,0x0F,0x1F,0x3F,0x7F,0xFF};
int main (void) {
	int count=0;
	alt_u8 led;
	volatile int i;
	while (1)
	{
		if (count==7)
		{count=0;}
		else
		{count++;}
		led=led_data[count];
		IOWR_ALTERA_AVALON_PIO_DATA(PIO_LED_BASE, led);
		i = 0;
		while (i<500000)
			i++;
		printf("Hello world!\n");
	}
	return 0;
}

6、选择hello_wold_bsp，右键后，选择Nios II中的Generate BSP
在这里插入图片描述
7、右键单击项目名称，在弹出的菜单中选择 Build Project

六、下载至开发板

1、配置 FPGA
（1）连接 JTAG 到开发板，确定 A.已正确安装驱动。B. 防火墙不会影响到 JTAG
的正常工作。最后给开发板上电。
（2）如下图所示，启动 Quartus Prime Prog
（3）添加下载文件。然后点击 Start 开始下载，下载成过后关闭，回
到 Eclipse 主机面
运行/调式程序
菜单栏中选择 Run →Run Configurations
配置 Run Configurations，选择project
转到”Target Connection”标签栏，点击右侧的 Refresh
Connections 将 USB-Blaster 加入，如下图所示。
Apply 后，Run。下载完成后，可以看见 Console 里打印信息
可以看见开发板的 LED 灯循坏闪烁。